[发明专利]时序控制方法和读卡器

说明书

技术领域

本发明涉及智能卡技术领域，特别涉及一种时序控制方法和读卡器。

背景技术

IC卡(Integrated Circuit Card，集成电路卡)是继磁卡之后出现的又一种新型信息工具， IC卡是通过卡里的集成电路进行信息存储的。IC卡在有些国家和地区也称智能卡(smart  card)、智慧卡(intelligent card)、微电路卡(microcircuit card)或微芯片卡等。它是将一个微 电子芯片嵌入符合ISO 7816标准的卡基中，做成卡片的形式。目前，IC卡已经十分广泛地应 用于包括金融、交通、社保等很多领域。

IC卡读写器是IC卡与应用系统间的桥梁，在ISO国际标准中称之为接口设备IFD (Interface Device)。IFD内的CPU通过一个接口电路与IC卡相连并进行通信。根据实际应 用系统的不同，可选择并行通信、半双工串行通信和I2C(Inter-Integrated Circuit)通信等 不同的IC卡读写芯片来作为IFD内的CPU。

在现有技术中，IC卡读写器通常在开放过程中使用固定的频率，并且波特率和基本时间 互为倒数，波特率由复位应答ATR(Answer To Reset)中的TA1的值决定。由于IC卡传输 类型多样，所以波特率种类多样，不仅导致时序多变，而且造成了IC卡读写器固件程序在设 计上比较复杂。另外，由于IC卡读写器与IC卡之间的通讯和IC卡的时钟频率关系密切，一 旦IC卡的时钟频率改变，则所有涉及时序控制的参数也随之改变，而且，在通讯过程中要随 时记录IC卡的时钟频率，以及频繁地根据最新的时钟频率进行时序控制计算，从而导致通讯 过程中的计算量增大，时序控制麻烦，影响IC卡读写器与IC卡的通讯效率，且频繁变化的 时钟频率也会带来IC卡读写器与IC卡之间较高的通讯误码率。

发明内容

为了克服现有技术的缺点，本发明实施例提供了一种时序控制方法和读卡器。所述技术 方案如下：

一种时序控制方法，用于读卡器接收来自智能卡的数据，所述方法包括：

所述读卡器检测到所述智能卡的传输信号的下降沿时，开启时序控制器；

当所述时序控制器达到第一预设控制值时，采样所述智能卡输出的电平，将所述采样到 的电平作为第一个比特位并判断所述采样到的电平是否是低电平，如果是低电平，则继续接 收数据，如果不是，则结束；

当所述时序控制器依次达到第二预设控制值、第三预设控制值、第四预设控制值、第五 预设控制值、第六预设控制值、第七预设控制值、第八预设控制值和第九预设控制值时，依 次采样所述智能卡输出的电平，并按照约定协议将依次采样到的电平作为第二个比特位、第 三个比特位、第四个比特位、第五个比特位、第六个比特位、第七个比特位、第八个比特位 和第九个比特位，并将所述第二个比特位、第三个比特位、第四个比特位、第五个比特位、 第六个比特位、第七个比特位、第八个比特位和第九个比特位拼凑成一个数据字节，并保存；

当所述时序控制器达到第十预设控制值时，采样所述智能卡输出的电平，并按照所述约 定协议将所述采样到的电平转换为第十个比特位，并用所述第十个比特位校验已保存的所述 数据字节。

所述约定协议包括正向协议和反向协议；所述依次采样所述智能卡输出的电平，并按照 约定协议将依次采样到的电平作为第二个比特位、第三个比特位、第四个比特位、第五个比 特位、第六个比特位、第七个比特位、第八个比特位和第九个比特位，并将所述第二个比特 位、第三个比特位、第四个比特位、第五个比特位、第六个比特位、第七个比特位、第八个 比特位和第九个比特位拼凑成一个数据字节，并保存具体包括：

当所述约定协议是正向协议时，按照高电平是1，低电平是0的转换方式，将依次采样 到的电平转换为第二个比特位、第三个比特位、第四个比特位、第五个比特位、第六个比特 位、第七个比特位、第八个比特位和第九个比特位，将所述第二个比特位、第三个比特位、 第四个比特位、第五个比特位、第六个比特位、第七个比特位、第八个比特位和第九个比特 位按照从高位到低位的顺序拼凑成一个数据字节，且所述第二个比特位为所述数据字节的最 高位，并保存所述数据字节；