[发明专利]实现多核处理器EJTAG可调试性的装置及系统

说明书

技术领域

本发明涉及一种处理器可调试性装置及系统，尤其涉及一种实现多核处理器EJTAG可调试性的装置及系统。 

背景技术

EJTAG技术是一种基于IEEE 1149.1 JTAG(Joint Test Action Group，联合测试行为组织)标准的处理器测试技术。实现在处理器中的EJTAG TAP(Test Access Port，测试访问口)接收外部调试主机串行输入的指令和数据，进行对处理器的测试功能。当前，EJTAG技术已经被龙芯系列处理器所使用，是处理器调试的重要组成部分，但是在多核处理器中，如何对特定的一个或多个处理器的EJTAG TAP控制器做出控制，仍然存在一些问题。修改EJTAG技术的指令长度并不是可行的方法。 

当前大多数的实现都是将多个EJTAG TAP控制器按照链式连接，进行链式扫描；也有一些实现是通过一条外部线路输入一个值来选择处理器号。但是前一种方法在对单个处理器进行EJTAG操作时相对较慢，后一种方法需要额外的输入线路，不符合JTAG标准所述的TCK(测试时钟输入)、TMS(测试模式选择)、TDI(测试数据输入)、TDO(测试数据输出)和可选的TRST(测试复位)这5根线的接口，致使外部调试主机需要做硬件改动。因此，就需要一个较快而又标准的方法来对多核处理器中每个处理器的EJTAG TAP控制器进行控制。 

发明内容

本发明针对现有技术的缺陷，提供一种允许外部调试主机发送的调试指令控制多核处理器中特定的CPU内的EJTAG TAP控制器，从而实现多核处理器EJTAG可调试性的装置及系统。 

本发明所述的实现多核处理器EJTAG可调试性的装置，用于连接多核处理器与外部调试主机，包括： 

调试指令输入接口模块，用于与符合IEEE 1149.1JTAG标准的外部调试主机连接，并接收外部调试主机的调试指令，所述调试指令包含选择相应CPU中的EJTAG TAP控制器的信息以及对应的调试数据信息； 

数据寄存器模块，用于储存上述调试指令的信息； 

有限状态机，用于指示当前的操作状态； 

控制信息生成模块，用于依据调试指令的信息及有限状态机指示的当前控制状态，生成对应CPU的EJTAG TAP控制器的信息； 

多核处理器接口模块，用于与各个处理器的EJTAG TAP控制器之间的总线连接；以及， 

片上调试总线处理模块，用于将数据寄存器模块中的调试指令的信息发送至片上调试总线。 

本发明所述实现多核处理器EJTAG可调试性的系统，包括外部调试主机、片上调试总线、以及多核处理器，还包括控制装置，所述控制装置设置于多核处理器与外部调试主机之间，所述控制装置包括： 

调试指令输入接口模块，用于与符合IEEE 1149.1JTAG标准的外部调试主机连接，并接收外部调试主机的调试指令，所述调试指令包含选择相应CPU中的EJTAG TAP控制器的信息以及对应的调试数据信息； 

数据寄存器模块，用于储存上述调试指令的信息； 

有限状态机，用于指示当前的操作状态； 

控制信息生成模块，用于依据调试指令的信息及有限状态机指示的当前控制状态，生成对应CPU的EJTAG TAP控制器的信息； 

多核处理器接口模块，用于与各个处理器的EJTAG TAP控制器之间的总线连接；以及， 

片上调试总线处理模块，用于将数据寄存器模块中的调试指令的信息发送至片上调试总线。 

本发明所述的装置中，所述数据寄存器模块包括用于指定欲调试的EJTAG TAP控制器所在的CPU的CPUNO寄存器、用于指定是否控制通过CPUNO数据寄存器指定的EJTAG TAP控制器的控制寄存器、以及用于生成片上调试总线信息的数据寄存器、地址寄存器、写屏蔽寄存器、读写指示寄存器。其中，所述CPUNO寄存器指定多个CPU中的一个，或者将多个CPU中的EJTAG TAP控制器使用链式连接。 

本发明所述的装置中，还包括用于指定数据寄存器模块中各寄存器的指令寄存器、以及将指令寄存器的指令信息翻译为对对应寄存器进行选择的信息的译码模块，所述控制信息生成模块依据译码模块翻译的信息选择对应的寄存器。 

本发明所述的装置中，所述控制信息生成模块生成送往每个EJTAG TAP控制器的TDI和TMS信号，以及处理从各个EJTAG TAP控制器来的TDO信号。