[发明专利]一种并行化交织器的仿真生成方法

说明书

技术领域

本发明属于移动无线数据传输技术领域，特别涉及一种并行交织器的生成方法。

背景技术

交织是通信系统中进行数据处理而采用的一种技术，交织器从本质上来说就是一种实现最大限度的改变信息结构而不改变信息内容的器件。从传统上来讲就是使误码离散化，使突发差错信道变为离散差错信道，接收端纠正随机离散差错，从而改善系统性能。

交织的功能，从本质上讲，就是按照某种映射关系交换输入信号序列中各个符号的位置，得到相应的输出信号序列，而这个输入信号序列中各个符号对应在输出信号序列中的位置就是交织图案。

现有的交织图案的生成方法主要有行列式分组交织、螺旋式分组交织、卷积交织、随机交织等，各方法的内容及特点分别说明如下：

1.行列式分组交织

行列式分组交织器的基本设计思想即“行入列出”或“列入行出”。首先开辟一个大于等于输入信号序列的长度L的矩形存储空间；然后，将输入信号序列中的所有符号以行方向写入，进行行列交换；最后，将所有符号以列方向读出。根据输入信号符号在输出信号序列中的位置得到交织图案。

2.螺旋式分组交织

分组螺旋交织器的设计过程是：首先开辟一个大于等于输入信号序列的长度L的矩形存储空间；然后，将输入信号序列中的所有符号以行方向写入，进行行列交换；最后，将信号序列以对角线方向读出。根据输入信号序列各符号在输出信号序列中的位置得到交织图案。

3.卷积交织

卷积交织器的设计过程是：首先，确定输入信号序列被分成的支路数B和各支路的延时符号周期，其中第一条支路没有延时，第二条支路延时M个符号周期，第三条支路延时2M个符号周期，……，第B条支路延时(B-1)M个符号周期；然后，将输入信号序列各个符号按顺序分别进入B条支路，同时按输入端的节拍分别同步输出对应支路经延迟的符号；最后，根据输入信号序列各符号在输出信号序列中的位置得到交织图案。

4.随机交织

卷积交织器的设计过程是：首先，开辟一个大于等于输入信号序列的长度L的存储空间；其次，待交织的信号序列的各个符号顺序写入这个存储空间；然后，根据交织长度L确定最大长度移位寄存器码的阶数m及其本原多项式，其中L和m的关系为L＝2^m-1，每阶对应一个移位寄存器；接着，通过寄存器移位、模二和、读取等操作，将信号序列中所有符号都读出；最后，根据输入信号序列各符号在输出信号序列中的位置得到交织图案。

从上述几种交织器的设计方法可以看出，对于相同的交织长度，为了得到不同的交织图案：行列式分组交织和螺旋式分组交织需要改变矩形存储空间的行数和列数或者交换不同的行列；而卷积交织需要改变支路数B和各条支路的延时周期，它们均必须改变硬件结构才能实现，因此灵活性不够高；而随机交织是利用最大长度移位寄存器码本身作为交织后的地址，从而组成交织图案的，因此，一旦交织长度L固定，其对应的最大长度移位寄存器码的阶数m及其本原多项式也就固定，这样交织图案也就固定，缺乏灵活性。

无线通信系统中，为了完成不同用户的所有扩频码片的交织和解交织处理，在系统中需要将每个用户的交织器信息存储起来。若采用上述几种交织图案的设计方法，当交织器长度比较长，用户数目比较多时，存储所有用户的交织器的信息会占用大量的内存，增加了系统的复杂度，生成多种不同的交织图案也不够灵活；另一方面，传统的多用户迭代检测算法，由于其逐码片迭代检测特性，时延较大，系统的吞吐率不高。

并行化的交织和解交织操作，可以方便的进行并行译码，从而能有效的降低系统时延。交织器的并行化的一种实现方法是将RAM存储器分割为多个可以并行存储的RAM块。如果是不同的RAM块，则能够独立地进行存取，因此最多能够同时进行与RAM块数相同数目的存取。

然而，根据交织图案和RAM块的分割方法的不同，有时候会产生存储器冲突。所谓的存储冲突，就是指在同一时钟周期两个或两个以上并行处理器同时对一个存储器内的数据进行读或者写的操作。为了解决存储冲突问题，设计并行化交织器的时候要保证并行译码/解扩所处理的数据来自不同的存储块。因此，在满足一定条件下，可以设计出冲突避免的交织图案。

设将存储器划分为可并行存取的M块，当M个符号从并行译码器输出并同时写入到不同的RAM块中时，可以在存储器冲突避免的情况下，使得并行化达到最大。

发明内容