[发明专利]一种芯片的片上多处理器结构

说明书

技术领域

本发明涉及一种卫星导航基带信号处理芯片的片上多处理器结构，属于卫星信号处理技术领域。

背景技术

卫星导航基带信号处理芯片完成卫星导航信号的基带处理，是卫星导航的核心技术。卫星导航基带信号处理芯片完成的具体任务包括：信号捕获控制、码环鉴别、码环滤波、载波环鉴别、载波环滤波、通道信噪比计算、通道失锁平滑、位同步、帧同步、伪距观测量提取、导航电文提取等，上述处理具有运算强度大、运算复杂度高的特点。

卫星导航基带信号处理芯片的传统结构由单核处理器与硬件逻辑电路组成，处理器完成高复杂度、低强度的运算，硬件逻辑电路完成低复杂度、高强度的运算，二者协同完成卫星导航信号的基带处理。但受(单核)处理器运算性能的限制，在处理的通道数目较大或处理高动态导航信号时，处理器甚至不能在规定的时限内完成处理任务，无法实现期望的导航更新率；另外，基于硬件逻辑电路的处理算法的设计难度高，不便于修改和调试，并且在芯片流片之后，无法修改设计错误或进行算法升级。

因此，在现有的卫星导航基带信号处理技术中，基带处理芯片存在的软件处理能力低；硬件设计难度大、流片后无法修改设计错误和升级算法等问题。

发明内容

本发明提供了一种芯片的片上多处理器结构，以解决在现有的卫星导航基带信号处理芯片基带处理芯片存在的软件处理能力低；硬件设计难度大、流片后无法修改设计错误和升级算法等问题。

一种芯片的片上多处理器结构，包括：

主处理器，用于控制从处理器运行或休眠，加载从处理器执行的程序，以及与从处理器进行数据交换；

多个从处理器，用于根据主处理器发送的控制信号运行或休眠，执行主处理器加载的程序，以及与主处理器进行数据交换。

本发明通过多处理器的并行处理结构提高了系统的软件处理能力，降低了单个处理器的运算压力，保证了系统的导航更新率；多处理器的结构可以将大量硬件逻辑电路改由基于多处理器系统的软件实现，进一步提高了系统的运算能力；主处理器可以灵活地配置各个从处理器，为从处理器加载程序，方便了系统的修改和调试，也使在芯片流片之后能够修改设计错误和进行算法升级。

附图说明

图1是本发明的具体实施方式提供的一种芯片的片上多处理器结构的示意图；

图2是本发明的具体实施方式提供的从处理器状态控制电路的结构示意图；

图3是本发明的具体实施方式提供的动态加载程序接口的结构示意图；

图4是本发明的具体实施方式提供的高速片上数据传输接口的结构示意图。

具体实施方式

本发明的具体实施方式提供了一种卫星导航基带信号处理芯片的片上多处理器结构，包括主处理器和多个从处理器，主处理器用于控制从处理器运行或休眠，加载从处理器执行的程序，以及与从处理器进行数据交换；多个从处理器用于根据主处理器发送的控制信号运行或休眠，执行主处理器加载的程序，以及与主处理器进行数据交换。

进一步地，相应的主处理器控制从处理器运行或休眠包括主处理器通过从处理器状态控制电路控制从处理器运行或休眠；相应的主处理器加载从处理器执行的程序包括主处理器通过动态加载程序接口动态加载从处理器执行的程序，以及对从处理器的程序存储器进行写保护以防止被误擦写；相应的主处理器与从处理器进行数据交换包括主处理器通过高速片上数据传输接口与从处理器进行数据交换，以及防止主处理器与从处理器对高速片上数据传输接口的写冲突。

为了更清楚的说明本发明的具体实施方式提供的一种芯片的片上多处理器结构，现结合说明书附图对该结构进行详细说明，如图1所示，这种芯片的片上多处理器结构可以由主处理器1、从处理器状态控制电路2、动态加载程序接口3、高速片上数据传输接口4、从处理器5组成。主处理器1通过从处理器状态控制电路2控制从处理器5处于休眠或运行状态，通过动态加载程序接口3加载从处理器5所执行的程序，以及通过高速片上数据传输接口4与从处理器5交换数据。

在图1中，主处理器1与从处理器状态控制电路2、动态加载程序接口3、高速片上数据传输接口4通过主处器1的系统总线Main_Bus相连接。从处理器状态控制电路2、动态加载程序接口3通过从处理器状态控制信号线Sleep/Run相连接。从处理器5与动态加载程序接口3、高速片上数据传输接口4通过从处理器5的系统总线Sub_Bus、从处理器复位信号线Reset、写冲突信号线Conflict相连接。

在图2中，从处理器状态控制电路2可以由从处理器状态控制寄存器301组成。