[发明专利]卷积码Viterbi译码器中的级联加比选单元及其数据处理方法

说明书

技术领域

本发明属于通信信道编解码领域，具体地说，是指一种卷积码Viterbi译码器中的级联 加比选单元设计方法。

背景技术

卷积码，在深空通信等领域有很大的应用。卷积码的译码目前应用最广泛的是Viterbi 译码算法，目前对于Viterbi译码算法的研究主要集中在集成电路的设计与FPGA实现上， 其中高速译码的研究占主要部分，主要包括译码器幸存路径的快速处理与加比选的快速计算 方面，其中对于加比选计算的研究主要有对于将网格图合并后的基2ⁿ运算结构的研究等。基 2ⁿ运算算法可以提高译码速度，但是其硬件资源的增长是呈指数增长的。

发明内容

本发明为了解决现有技术中存在的不足，提供一种卷积码Viterbi译码器中加比选单元 ACSU的设计方法，用以解决使用低硬件资源消耗进行高速译码的问题。本发明将加比选计 算用组合逻辑级联的形式在一个时钟周期内进行处理，比普通的全并行结构译码器有着更快 的译码速度，与基2ⁿ结构译码器的译码速度相当，但由于本发明所设计的加比选单元ACSU 的硬件资源增长是呈线性的，比基2ⁿ结构的译码器更节省硬件资源，并且可以实现在低速时 钟下的高速译码。

对于(2，1，m)卷积码，其中m为卷积码约束长度，本发明提供的加比选单元ACSU采用 级联的方式，加比选单元ACSU包括n(n＝2，3，4，…)个单级2^m-1状态加比选单元GACSU， 上述单级2^m-1状态加比选单元GACSU包括：2^m-1个单状态加比选单元SACSU。GACSU 输入为支路度量单元BMU得到的支路度量值和上一次2^m-1状态加比选单元GACSU计算得 到的状态值。此2^m-1个单状态加比选单元SACSU依次按1～2^m-1的顺序编号。其中单状态加 比选单元SACSU包括两个加法器和一个比较器。

其中单状态加比选单元SACSU中每个加法器的输入分别为1个支路度量值和1个上次 GACSU计算得到的状态值，比较器的输入为两个加法器的计算结果，取两者中的小值作为 该状态的状态值输出。

根据前述的加比选单元ACSU，其数据处理方法步骤如下：

第一步骤：支路度量值分组

将前一个时钟周期计算得到的支路度量值进行分组，对于n级级联而成的ACSU结构需 要n组支路度量值。对于(2，1，m)卷积码，每组支路度量值为由2bits输入数据计算得到的4 个支路度量值bm₀₀、bm₀₁、bm₁₀、bm₁₁。这里将首先输入的2bits数据得到的4个支路度 量值作为第一组支路度量值bm_00-1、bm_01-1、bm_10-1、bm_11-1，即数据流中的第一和第二比 特得到的支路度量值为第一组支路度量值，同理数据流中的第三和第四比特得到的支路度量 值为第二组支路度量值bm_00-2、bm_01-2、bm_10-2、bm_11-2，数据流中的第五和第六比特得到 的支路度量值为第三组支路度量值bm_00-3、bm_01-3、bm_10-3、bm_11-3，数据流中的第七和第 八比特得到的支路度量值为第四组支路度量值bm_00-4、bm_01-4、bm_10-4、bm_11-4，依次类推。

第二步骤：加比选计算

在当前时钟周期内，按照相应的输入进行第一级2^m-1状态加比选单元GACSU中所有加 法器和比较器的运算，与此同时，将第一级加比选计算的结果pm和第二组支路度量值bm 作为输入，进行第二级2^m-1状态加比选单元GACSU中所有加法器和比较器的运算，当使用 n级加比选单元ACSU时，需要同时计算n级2^m-1状态加比选单元GACSU中的加法器和 比较器运算。