[发明专利]一种有限脉冲响应滤波器及其滤波方法

说明书

技术领域

本发明涉及有限脉冲响应(FIR)滤波器技术，特别是指一种FIR滤波器及其滤波方法。

背景技术

FIR滤波器是视频编码和图像处理领域的一种常用操作，根据滤波功能的不同可以对输入的视频图像产生不同的作用，例如有：插值滤波、降噪滤波、去块效应滤波、数字图像的前后处理等等，都会用到FIR滤波器，这些滤波方法有的是被视频图像编解码标准规定的，有的则是没有被规定的开放算法。

对于针对高密集度大容量的数据如视音频信号，进行数字信号处理的特定用途集成电路(ASIC，Application Specific Integrated Circuit)芯片，FIR滤波器是此类芯片中不可或缺的部分，也是进行数字信号处理的核心，同时也是数字信号处理芯片中进行数据处理的关键部件。

通常，FIR滤波器完成一次操作的周期基本上决定了数字信号处理芯片的处理速度、规模、功耗等性能，所以，FIR滤波器的速度和门电路的规模的优化，对于整个数字处理芯片的性能来说是非常重要的。为了加快FIR滤波器的处理速度，减少FIR滤波器在ASIC芯片中所占用门电路的规模，有必要对FIR滤波器的实现算法、结构及电路的具体实现做深入的研究，以便找到解决上述问题的方案。

发明内容

有鉴于此，本发明的主要目的在于提供一种FIR滤波器及其滤波方法，能加快FIR滤波器的处理速度，减少FIR滤波器在ASIC芯片中所占用门电路的规模，且降低ASIC芯片的功耗。

为达到上述目的，本发明的技术方案是这样实现的：

本发明提供了一种FIR滤波器，包括：乘法模块、Booth编码模块、第一Wallace编码模块、第二Wallace编码模块以及超前进位加法器；其中，

所述乘法模块，用于进行N个乘法运算；N为FIR滤波器的抽头数；

所述Booth编码模块，用于对每个乘法的乘数进行基4Booth编码，对每个乘法生成部分积；

所述第一Wallace编码模块，用于对每个乘法对应产生的部分积进行Wallace树型加法阵列处理，产生N个伪和以及N个进位数；

所述第二Wallace编码模块，用于对第一Wallace编码模块13所产生的N个伪和以及N个进位数，再进行一次Wallace树型加法阵列处理，得到一个伪和以及一个进位数；

所述超前进位加法器，用于对第二Wallace编码模块所得到的伪和以及进位数进行超前进位加法处理，得到FIR滤波器最终滤波结果。

其中，所述乘法模块包括N个乘法子模块，分别进行每个乘法运算；

所述Booth编码模块包括N个Booth编码子模块，分别对每个乘法的乘数进行基4Booth编码，对每个乘法产生部分积；

所述第一Wallace编码模块包括N个Wallace编码子模块，分别对每个乘法对应产生的部分积进行Wallace树型加法阵列处理。

上述方案中，所述Wallace树型加法阵列处理采用3-2压缩器、或采用3-2压缩器与4-2压缩器的组合。其中，所述3-2压缩器为进位保留加法器。

上述方案中，所述Booth编码模块中每个乘法生成的部分积为(M+1)/2个，M为FIR滤波器中乘法的位数。

本发明还提供了一种FIR滤波方法，该方法包括：

对FIR滤波器中N个乘法的乘数分别进行基4Booth编码，对应每个乘法生成部分积，N为FIR滤波器的抽头数；

对每个乘法对应产生的部分积，分别进行Wallace树型加法阵列处理，产生N个伪和以及N个进位数；

对所产生的N个伪和以及N个进位数，再进行一次Wallace树型加法阵列处理，产生一个伪和及一个进位数；

对产生的伪和与向左移一位的进位数进行超前进位加法，得到FIR滤波器最终的滤波结果。