[发明专利]一种快速锁定锁相环的频率综合装置

说明书

技术领域

本发明涉及通信和信息处理装置中频率合成技术领域，尤其涉及一种 快速锁定的锁相环频率综合装置。

背景技术

频率综合装置是一种高稳定度和高精度的频率发生装置，在无线电的 各个领域如现代通信、雷达、电子对抗及现代化仪器仪表等方面均有广泛 的应用。

在时分多址通信系统和快速跳频扩频通信系统中，要求通信信道之间 能够快速进行切换，而通信信道之间的切换是由频率综合装置来完成的。 频率综合装置的锁定速度直接决定了通信信道之间的切换速度，因此实现 快速锁定的频率综合装置是一项关键技术。

近年来人们提出了很多的方法来加快频率综合装置的锁定速度，然而 这些方法不能够避免频率锁定速度和相位噪声/毛刺之间的折中。最近中科 院半导体所提出了一种直接预置可自动校正工艺误差的快速锁定的锁相 环频率综合装置，它可以自动的补偿工艺误差，实现对目标频率的快速准 确预置。然而该频率综合装置需要在每次上电的时候进行校正，带来使用 上的麻烦。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种快速锁定锁相环频率综合 装置，该频率综合装置具有很短的锁定时间，可以自动补偿工艺误差以实 现能够对目标频率进行准确预置，且避免每次上电的校正环节。

(二)技术方案

为达到上述目的，本发明提供了一种快速锁定锁相环的频率综合装 置，该频率综合装置包括：

混合信号压控振荡器10，该混合信号压控振荡器10的输入端分别与 数字处理器12的输出端和环路滤波器16的输出端连接，输出端与双模预 置分频器11的输入端连接，用于产生周期振荡信号，接收来自数字处理 器12的预置信号，完成目标频率的直接预置；

双模预置分频器11，该双模预置分频器11的输入端与混合信号压控 振荡器10的输出端连接，输出端与数字处理器12的输入端连接，用于对 混合信号压控振荡器10产生的振荡信号进行分频；

数字处理器12，该数字处理器12的输入端分别与数字输入、双模预 置分频器11的输出端和非易失性存储器13的输出端连接，输出端分别与 鉴频鉴相器14的输入端、非易失性存储器13的输入端、电荷泵15的输 入端、环路滤波器16的输入端连接，用于产生控制信号和预置信号，并 对双模预置分频器11的输出信号进行分频；

非易失性存储器13，该非易失性存储器13的输入端与数字处理器12 的输出端连接，输出端与数字处理器12的输入端连接，用于存储数字处 理器12产生的控制信号和预置信号；

鉴频鉴相器14，该鉴频鉴相器14的输入端与数字处理器12的输出端 连接，输出端与电荷泵15的输入端连接，用于锁相环路中相位和频率的 比较；

电荷泵15，该电荷泵15的输入端分别数字处理器12的输出端和鉴频 鉴相器14的输出端连接，输出端与环路滤波器16的输入端连接，用于将 鉴频鉴相器14输出的电压脉冲转化为电流脉冲；

环路滤波器16，该环路滤波器16的输入端分别数字处理器12的输出 端和电荷泵15的输出端连接，输出端与混合信号压控振荡器10的输入端 连接，用于提供混合信号压控振荡器10的控制电压。

上述方案中，所述混合信号压控振荡器10由数字和模拟混合信号来 控制，其中数字信号直接确定混合信号压控振荡器10的频率，模拟信号 控制混合信号压控振荡器10的输出频率的精度。

上述方案中，所述混合信号压控振荡器10由频率预置模块和压控振 荡器构成，频率预置模块产生压控振荡器的控制电压，进而对压控振荡器 的输出频率进行控制。

上述方案中，所述数字处理器12包括分频器120、频率计算模块121、 目标频率拟合模块122和数字控制电路123，用于补偿工艺偏差带来的预 置频率的误差，产生目标频率所对应的预置信号，完成预置信号向非易失 性存储器13中的存储。

上述方案中，所述电荷泵15的输出电流的大小受所述数字处理器12 的控制，通过数字处理器12对电荷泵15输出电流大小的调整，动态的改 变锁相环的环路带宽，进而对锁相环的各方面性能进行调整。