[发明专利]一种用于卫星测距的中频直序扩频接收机

权利要求书

1.一种用于卫星测距的中频直序扩频接收机，其特征在于：它的组成包括：前 端模数转换模块即前端A/D(10)、同相支路乘法器(20)、同相支路有限冲激响应低 通滤波器即同相支路FIR低通滤波器(21)、正交支路乘法器(30)、正交支路有限 冲激响应低通滤波器即正交支路FIR低通滤波器(31)、积分清零器(40)、缓存器 (41)、快速傅里叶变换模块即FFT模块(42)、支路1复数乘法器(50)、支路1本地 伪随机码存储只读存储器即支路1本地PN码存储ROM(51)、支路1逆快速傅里叶 变换模块即支路1 IFFT模块(52)、支路1均方根模块(53)、支路2复数乘法器(60)、 支路2本地伪随机码存储只读存储器即支路2本地PN码存储ROM(61)、支路2逆 快速傅里叶变换模块即支路2 IFFT模块(62)、支路2均方根模块(63)、自动门限 计算模块(70)、捕获判断模块(71)、伪随机码起始位置计算模块即PN码起始位置计 算模块(72)、载波频率调整模块(73)、本地伪随机码生成器本地PN码生成器(80)、 相关器(81)、码跟踪环均方根模块(82)、码跟踪环鉴相器(83)、码跟踪环环路滤波 器(84)、码跟踪环加法器(85)、码跟踪环数控振荡器即码跟踪环NCO(86)、码跟踪 环多普勒补偿模块(87)、载波跟踪环鉴频/鉴相器(90)、载波跟踪环环路滤波器 (91)、载波跟踪环加法器(92)和载波跟踪环数控振荡器即载波跟踪环NCO(93)；

其中码跟踪环环路滤波器(84)和载波跟踪环环路滤波器(91)内部结构相同，只 有参数不同，包括直通支路放大器(100)、环路滤波器加法器(101)、积分支路放大 器(110)、积分支路加法器(111)和积分支路延时单元(112)；

上述所有组成部分，除前端A/D(10)使用现成上架产品以外，其余部分均在可 编程逻辑门阵列即FPGA中实现；

所述的前端A/D(10)以恒定的采样率对调理后的70M中频扩频信号进行带通采 样，将输入的模拟信号变换为数字信号，前端A/D(10)使用现成的产品；

载波跟踪环NCO(93)使用直接频率综合算法即DDS算法实现，负责产生和前端 A/D(10)带通采样后标称中频相同的两路固定本地载波，两路载波的相位相差90°， 载波跟踪环NCO 93的输出和前端A/D(10)输出的带通采样后的信号作为同相支路乘 法器(20)和正交支路乘法器(30)的输入；同相支路乘法器(20)和正交支路乘法器(30) 使用FPGA内部IP核实现，作为下变频器使用，将输入信号下变频到零中频，同相 支路乘法器(20)和正交支路乘法器(30)输出的结果分别进入结构相同的同相支路 FIR低通滤波器(21)和正交支路FIR低通滤波器(31)；同相支路FIR低通滤波器(21) 和正交支路FIR低通滤波器(31)采用FIR结构滤波器，使用FPGA内部IP核实现， 负责对下变频后的信号进行滤波，滤除下变频后的倍频分量和带外噪声，将基带信 号中的噪声功率降到更低；

低通滤波后的结果一方面输出给积分清零器(40)，进行码捕获，另一方面输出 给相关器(81)用于码跟踪；积分清零器(40)在码跟踪环NCO(86)产生的本地PN码时 钟控制下，对同相支路FIR低通滤波器(21)和正交支路FIR低通滤波器(31)滤波后 的结果分别进行积分清零；积分清零器(40)输出的结果进入缓存器(41)，在缓存器 (41)中同时对同相和正交支路的信号进行缓存，以适应后续FFT模块(42)对输入数 据速率的要求，缓存器(41)使用FPGA内部IP核实现；缓存器(41)缓存后输出的同 相和正交支路的结果分别作为FFT模块(42)的实部和虚部输入，在FFT模块(42)中 进行快速傅里叶变换，FFT模块(42)使用FPGA内部IP核实现；FFT模块(42)的实部 和虚部输出作为支路1复数乘法器(50)和支路2复数乘法器(60)的一路输入，支路1 复数乘法器(50)和支路2复数乘法器(60)使用FPGA内部IP核实现；支路1复数乘 法器(50)和支路2复数乘法器(60)的另一路输入分别由支路1本地PN码存储ROM(51) 和支路2本地PN码存储ROM(61)提供；FFT模块(42)的输出依次和支路1本地PN 码存储ROM(51)和支路2本地PN码存储ROM(61)中存储的本地PN码经过FFT变换 后的结果进行复数相乘；支路1本地PN码存储ROM(51)和支路2本地PN码存储 ROM(61)使用FPGA内部IP核实现，内部固化的数据为码相位相差FFT长度一半的两 路本地PN码序列FFT变换后的结果；支路1复数乘法器(50)和支路2复数乘法器(60) 计算后的结果分别送入支路1 IFFT模块(52)和支路2 IFFT模块(62)进行逆快速傅 里叶变换，支路1 IFFT模块(52)和支路2 IFFT模块(62)使用FPGA内部IP核实现； 支路1 IFFT模块(52)和支路2 IFFT模块(62)的输出分别送入支路1均方根模块(53) 和支路2均方根模块(63)计算相应的均方根值，均方根值的计算采用JPL近似算法， 即利用公式a2+b2≈Max(abs(a),abs(b))+12(Min(abs(a),abs(b)))]]>计算均方根值，计算 出均方根值之后，将支路1均方根模块(53)和支路2均方根模块(63)的输出同时送 入自动门限计算模块(70)，根据此时相关峰的状态计算出合适的门限值，将自动门 限计算模块(70)的输出和支路1均方根模块(53)、支路2均方根模块(63)的输出同 时送入捕获判断模块(71)，捕获判断模块(71)通过比较自动门限模块(70)输出的门 限和支路1均方根模块(53)、支路2均方根模块(63)的输出的相关峰值判断扩频接 收机是否捕获；捕获判断模块(71)的输出分别送入PN码起始位置计算模块(72)和载 波频率调整模块(73)；

当捕获判断模块(71)判断扩频应答机没有捕获时，扩频接收机工作在捕获状 态，载波频率调整模块(73)在搜索完一个码周期后，会调整输出的频率区间，从而 调整载波跟踪环NCO(93)输出的频率，直至完成捕获为止；此时PN码起始位置计算 模块(72)没有输出；当捕获判断模块(71)判断扩频应答机已经捕获时，就会使扩频 接收机由捕获状态转入跟踪状态；此时，载波频率调整模块(73)会停止调整，同时 将此时输出送入码跟踪环多普勒补偿模块(87)，码跟踪环多普勒补偿模块(87)根据 码片速率和载波频率之间的比例关系，产生相应的PN码多普勒补偿分量，用于调整 码跟踪环NCO(86)输出的码时钟，补偿多普勒效应对扩频码的影响；而PN码起始位 置计算模块(72)将通过锁定时相关峰的位置，计算本地PN的起始位置，将计算的结 果送入本地PN码生成器(80)，调整本地PN码生成器(80)产生的本地PN序列的相位；

本地PN码生成器(80)产生超前PN-、准点PN、滞后PN+三路本地PN码，这三 路本地PN码彼此之间相差半个码片相位，三路本地PN码同时进入相关器(81)后与 同相支路FIR低通滤波器(21)和正交支路FIR低通滤波器(31)的输出进行相关运算； 输出的三路相关结果同时送入码跟踪环均方根模块(82)计算均方根；其中准点相关 结果需要送入载波跟踪环鉴频/鉴相器(90)，进行鉴频、鉴相后用于载波跟踪；码跟 踪环均方根模块(82)输出的结果进入码跟踪环鉴相器(83)鉴相，鉴相原理是比较超 前相关的结果和滞后相关的结果，确定码跟踪环NCO(86)的相位超前还是滞后，鉴相 的结果送入码跟踪环环路滤波器(84)；码跟踪环环路滤波器(84)的主要作用是滤除 误差信号中的高频分量，并为锁相环路提供一个短期的记忆，当环路由于瞬时噪声 而失锁时，确保环路迅速重新捕获信号，码跟踪环环路滤波器(84)使用理想一阶滤 波器，由两个支路：直通支路和积分支路组成，直通支路只含有一个直通支路放大 器(100)，将输入信号放大指定的倍数即可，积分支路包括积分支路放大器(110)、 积分支路单位延时单元(112)和积分支路加法器(111)组成，输入的信号在进入直通 支路的同时会进入积分支路，输入通过积分支路的放大器放大后和经过积分支路延 时单元延时后的结果相加，相加后的结果一方面作为积分支路延时单元的输入，另 一方面作为积分支路的输出，和直通支路的输出通过环路滤波器加法器(101)相加， 两个支路相加后的结果作为码跟踪环环路滤波器(84)的输出，码跟踪环环路滤波器 (84)输出与码跟踪环多普勒补偿模块(87)的输出同时送入码跟踪环加法器(85)进 行相加运算，相加后的结果送入码跟踪环NCO(86)，调整输出PN码时钟频率，使得 输出的本地PN码时钟与接收到的码时钟同步；

相关器(81)输出的准点相关结果送入载波跟踪环鉴频/鉴相器(90)，进行鉴频、 鉴相；载波跟踪环鉴频/鉴相器(90)使用叉积鉴频/鉴相算法，计算出输入信号载波 与本地载波之间的频差和相差；计算出的频差和相差进入载波跟踪环环路滤波器 (91)，载波跟踪环环路滤波器(91)的结构与码跟踪环环路滤波器(84)完全相同，但 是系数有所不同；载波跟踪环环路滤波器(91)的输出和载波频率调整模块(73)的输 出一同进入载波跟踪环加法器(92)，求和之后的结果进入载波跟踪环NCO(93)跟踪输 入信号的载波，完成对输入扩频信号的解扩、解调。