[发明专利]多模式高动态扩频信号快速捕获方法

权利要求书

1.多模式高动态扩频信号快速捕获方法，其特征在于：所述的捕获方法基 于FPGA实现，方法步骤如下：

(1)对输入的中频采样数据进行2倍内插和下变频，将中频数字信号下变 频到零中频，输出为I、Q两路零中频信号；

(2)根据输入的伪码速率，将下变频后的I、Q两路零中频信号分别进行 低通滤波和降采样处理，产生出采样率为2倍码速率的零中频信号；

(3)将上述降采样之后的I、Q两路数据输入到匹配滤波器中，采用时分 复用折叠算法完成相关运算，输出I、Q两路各n段单点相关运算结果，n为时 分复用折叠算法中的时隙复用数，单点相关即每个伪码码元只有一个采样点参 与相关；

(4)将匹配滤波输出的n段单点相关运算结果进行一次缓存，并在时间上 前后两个节拍的相关积分运算结果相加，得到全样点相关运算结果，再根据步 骤(2)中输入的伪码速率，选择相关积分长度，将上述I、Q两路各n段全样 点相关运算结果进行平方和运算，并将各段平方和运算值前后两两为一组进行 比较，将各组比较值的较大值相加，得到一个捕获判决样本值；

本步骤中对于5.115M、6.138M和7.161M这3个速率模式的扩频信号， 采用256码元积分长度，即将上述I、Q两路各8段128码元积分长度的全样 点相关值前后两两为一组相加，再进行4段各自的平方和运算，再完成两组平 方和值比较、输出两个较大值；

(5)根据捕获模式参数中的伪码码长，选择相应的码长计数模式，将前面 计算得到的捕获判决样本值进行当前码长周期的2倍长度的存储，并按照2倍 码速率时钟进行串行存储，对串行存储后的捕获判决样本值采用非相干累加处 理，找出最大判决样本值，判断其是否大于捕获判决门限，实现捕获判决；

所述步骤(3)中的匹配滤波器采用FPGA中的BlockRam阵列来实现相 关运算的数据移位缓存，并用时分复用折叠算法实现采样率为2倍码速率的I、 Q两路零中频信号与本地伪码相乘，乘积结果采用流水线工作方式进行相关运 算中的累加操作；

所述的相乘操作的具体实现过程如下：

(3.1)根据系统要求捕获的最大码速率的2倍速率，利用DCM将其进行 n倍频输出作为匹配滤波器工作时钟，实现n时隙时分复用；其中n由FPGA 中当前系统正常工作所能承受的最高工作频率而决定；

(3.2)根据该捕获方法在整个积分区间的数据存储长度S，设置存储深度、 BlockRam单元数据位宽以及需要调用的BlockRam单元的数量，将所有调用 的BlockRam单元并列排列组成匹配滤波器；所述的存储深度数值等于上述n， 而存储长度S仅是I/Q单路数据长度，即匹配滤波器需要存储I、Q两路数据共 2S长度；

(3.3)在上述n倍频时钟下，匹配滤波器完成单点相关积分操作，也即匹 配滤波器中I/Q单路整个S长度的数据，每次只有S/2个数据在进行相关积分 运算；在n倍频时钟下，匹配滤波器在n个时隙会完成I、Q两路整个积分区 间的数据存储长度S内的所有缓存数据的移位操作和S/2个数据的乘法；

所述的累加操作在完成乘法操作后立刻进行，加法操作仍以n倍频时钟为 驱动时钟，每个时钟节拍处理的I/Q单路数据长度为上述整个积分区间的1/2n 段，用L表示，即L＝S/2n；S为整个积分区间的数据存储长度，其加法实现步 骤为：

第一步，在当前时钟节拍将上一个时钟节拍完成了乘法操作的L个数据前 后两两为一组相加，得到L/2个第一级加法结果；

第二步，在第二个时钟节拍，将第一个时钟节拍完成了第一级加法的L/2 个数据继续前后两两为一组相加，得到L/4个第二级加法结果；而此时下一段 长度为L的数据则进行第一级加法运算得到该段L长度数据的L/2个第一级加 法结果；

第三步，以此类推，在第三个时钟节拍，由L/4个第二级加法结果可得到 L/8个第三级加法结果；第四步，继续进行两两一组的加法，最后经过log₂L个 时钟节拍，完成log₂L级加法，可得到这L个数据总的加法和值的输出。