[发明专利]低密度奇偶校验码的编码方法和编码译码装置

说明书

技术领域

本发明涉及编码技术领域，特别是涉及一种低密度奇偶校验码的编码方法 和编码译码装置。

背景技术

在现有技术中，低密度奇偶校验(Low Density Parity Check，简称为 LDPC)码是一种线性分组码。LDPC码被认为迄今为止性能最好的码。近年 来，国际上对LDPC码的理论研究、工程应用、以及超大规模集成电路(Very Large Scale Integrated Circuites，简称为VLSI)实现方面的研究都已取得重要 进展。LDPC码可广泛应用于光通信、卫星通信、第四代移动通信等系统中。 目前，使用LDPC码作为信道编码的通信/广播系统包括：微波存取全球互通 (Worldwide Interoperability for Microwave Access，简称为WiMAX)、符合移 动多媒体行业标准、数字电视地面广播国家标准、以及第二代卫星数字电视视 频广播标准等系统。

目前的通信/广播行业标准，多采用具有准循环(Quasi-Cyclic，简称为QC) 结构的LDPC码，以下称其为QC-LDPC码。QC-LDPC码的校验矩阵被划分 为子矩阵，每个子矩阵可以是零矩阵或循环置换矩阵。图1为现有技术中 WiMAX标准中1/2码率LDPC码的校验矩阵示意图。如图1所示，校验矩阵 被划分为子矩阵，子矩阵的阶为z。将每个子矩阵对应的行和列称为一个行块 和列块，图中有m个行块和n个列块。标有黑色斜线的位置代表1，其余位置 为0，由图1可见，每个子矩阵是零矩阵或单位阵的循环移位后生成的矩阵。

QC-LDPC码的规范结构有利于简化编解码的硬件实现。具体地，在编码 时，根据QC-LDPC子矩阵的循环特点，同一子矩阵内的编码过程可以采用移 位寄存器的方式来实现，内存寻址也很简单。解码时，每次迭代的某一行块计 算完毕时，对应的变量节点信息和校验节点信息都已更新，因而本轮迭代的后 面的行块可以使用更新后的节点信息。相对于普通LDPC码的译码过程，这种 以行块为单位进行节点信息更新的方法可以降低迭代次数从而提高收敛速度。

下面，结合附图对现有技术中QC-LDPC码的译码流程进行详细说明，首 先将下述处理过程中可能使用到的符号进行定义：其中，m为QC-LDPC校验 矩阵行块数；M为QC-LDPC校验矩阵行数；n为QC-LDPC校验矩阵列块数； N为QC-LDPC校验矩阵列数；z为块矩阵的阶数，z＝M/m＝N/n；r_j为第j个接 收数据(1≤j≤N)；L_j为第j个变量的变量节点信息(1≤j≤N)；R_ij为第i个校验 节点传递给第j个变量的校验节点信息(1≤i≤M，1≤j≤N)。图2为现有技术中 QC-LDPC码译码的流程图，如图2所示，包括如下处理：

步骤201，译码开始时，初始化变量节点信息L_j＝-2r_j/σ²，初始化所有校 验节点信息R_ij＝0，设置迭代次数最大值max_iter，并将迭代次数初值设为0， 其中，σ²为噪声方差；

步骤202，判断迭代次数是否达到最大值，如果判断为是，则执行步骤211。 否则执行步骤203；

步骤203，初始化行块数p＝1和子行数q＝1；

步骤204，进入子行块处理过程。读取第p行块第q子行，即QC-LDPC 校验矩阵的第i＝p·z+q行的校验方程对应的变量节点信息L_j和校验节点信息 R_ij，其中，j∈Ω(i)，Ω(i)为校验矩阵第i行中非零元素的集合；

具体地，图3为现有技术中QC-LDPC码变量节点信息存储的示意图，如 图3所示，将存储N个变量节点信息的内存以z个为一组分为n块，根据 QC-LDPC码的特点可知，同一行块内相邻两子行的变量节点内存地址也是模z 相邻的，且同一行块中所有子行的校验方程是相同的。因此在子行块处理过程 中，内存读取操作简单快速。

步骤205，将变量节点信息L_j和校验节点信息R_ij，j∈Ω(i)送入校验节点单 元(Check Node Unit，简称为CNU)进行处理，计算得到更新后的变量节点 信息和更新后的校验节点信息；