[发明专利]探针卡及栅氧化层介质击穿测试方法

说明书

技术领域

本发明涉及集成电路测试领域，特别涉及探针卡及栅氧化层介质击穿测试方法。

背景技术

随着微电子工艺技术的迅速发展，半导体器件的特征线宽越来越小，金属化布线的宽度越来越细，与此同时IC的栅介质层厚度也是越来越薄，而电源电压却不宜降低，栅氧化层工作在较高的电场强度下，从而使栅氧化层的介质击穿效应成了更突出的可靠性问题。栅极氧化膜抗电性能不好将引起MOS器件电参数不稳定，进一步可引起栅氧的击穿。目前，对栅氧化层寿命的主要评价方法有恒定电压法、恒定电流法和斜坡电压法。

现有技术中，在对高压器件采用斜坡电压法(V-ramp)进行介质击穿测试时，若采用通常的测试方法，当栅氧化层被击穿时，瞬时产生的大电流(大于0.5A)会造成探针卡烧针。而探针卡一旦损坏，必然导致测试数据异常。目前，采用斜坡电压法进行介质击穿测试时一般采用设定限定电流的方法来避免在栅氧化层上施加过高的电压导致探针卡烧针。但对于高压器件而言，由于其栅氧化层厚度较厚，在击穿时瞬时漏电比较大，在连续进行多个样品测试的情况下，电流热效应的累计最终会导致探针卡或测试机损坏，从而无法得到正确的测试结果。

发明内容

本发明要解决的技术问题是提供一种探针卡及栅氧化层介质击穿测试方法，以解决栅氧化层被击穿时，瞬时产生的大电流会造成探针卡或测试机损坏的问题。

为解决上述技术问题，本发明提供一种栅氧化层介质击穿测试方法，包括以下步骤：

在探针卡上的探针中选取用于测试的测试探针；

将所述测试探针与测试机连接，并在测试探针与测试机间的连接通路上连接限流电阻；

将所述测试探针接触测试样品上与栅氧化层导通的焊点；

通过所述测试机向所述测试样品上的栅氧化层施加从零伏开始随时间线性增加的电压，与此同时测得在各个电压值下栅氧化层上的电流值，直至测到的电流值增大到一定阈值，表示栅氧化层被击穿。

可选的，将所述测试探针与测试机连接，并在测试探针与测试机间的连接通路上连接限流电阻的步骤包括：通过导线将所述探针卡上每个相同测试探针所对应的探针连接点、限流电阻和测试机连接点依次连接，同时将所述测试机连接点连接至测试机。

本发明还提供一种探针卡，包括基板，设置于所述基板上的探针、探针连接点和测试机连接点，所述每一个探针对应一个探针连接点和一个测试机连接点，所述探针同与其对应的探针连接点连接，所述测试机连接点与测试机连接，其特征在于，还包括限流电阻，所述探针中至少有一个探针在其所对应的探针连接点和测试机连接点之间连接有所述限流电阻。

本发明提供的探针卡及栅氧化层介质击穿测试方法在测试时可有效地防止栅氧化层被击穿时产生的较大漏电流对探针卡和测试机的损伤，且可保证增加了限流电阻后仍能准确的测试出栅氧化层的击穿电压。

附图说明

图1为采用斜坡电压法测试时探针卡损坏和未损坏时分别得到的电流电压曲线对比图；

图2为限流电阻在探针卡上的连接位置示意图；

图3为增加限流电阻的电流-电压曲线与未增加限流电阻的电流-电压曲线间的拟合对比图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

本发明提供的探针卡及栅氧化层介质击穿测试方法可利用多种替换方式实现，下面是通过较佳的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，示意图不依一般比例局部放大，不应以此作为对本发明的限定。

现有技术在对栅氧化层进行介质击穿测试时，将探针卡上的探针接触测试样品上与栅氧化层导通的焊点，同时将探针卡与测试机相连。采用斜坡电压法进行介质击穿测试时，测试机向探针卡上的探针施加电压，探针进而向测试样品上的栅氧化层施加电压，在测试样品栅氧化层上施加的电压从零伏开始随时间线性增加，与此同时测试机实时测得在各个电压值下栅氧化层上的电流值，直至测到的电流值增大到一定阈值，表示栅氧化层被击穿，击穿点的电压即为击穿电压(V_bd)。所述的击穿电流阈值通常依据栅氧化层的厚度不同而不同。完成对所有测试样品的测试后，根据得到的击穿电压对测试样品进行评估：若击穿电压≤使用电压：测试样品早期失效；若使用电压＜击穿电压≤n×使用电压：非本征击穿；若击穿电压＞n×使用电压：测试样品本征失效。