[发明专利]单层金属层基板结构、应用之封装件结构及其制造方法

说明书

技术领域

本发明是有关于一种基板结构、应用之封装件结构及其制造方法，且特别是有关于一种单层金属层的基板及其封装件结构、基板的制造方法和封装件的制造方法。

背景技术

集成电路(IC)构装技术是电子产业中重要的一环，电子构装主要的功用在于保护、支撑、线路配置与制造出散热途径，并提供零件一个模块化与规格标准。在1990年代主要是利用球栅阵列(Ball Grid Array，BGA)的封装方式进行电子构装，其优点为散热性佳与电性好、接脚数可以大量增加，可有效缩小封装体面积。

然而，随着全球个人计算机、消费性电子产品及通讯产品不断要求轻薄短小更要具备高效能的趋势下，芯片所要求的电气特性不但要愈好，整体体积要愈小，但I/O埠的数目却是往上提高。随着I/O数量增加、积体化线路间距缩小，要想在BGA基板上或导线架基板上高效率地布置走线变得困难，例如在点18工艺(线宽0.18μm，0.18μm IC node)或是高速(如800MHz以上)的IC设计上，有大幅增加I/O密度的趋势。因此开发出具有高I/O、细微的线路间距、和优良电性的载板一直是各载板厂争相努力的目标。除了这些需求，下游产品系统整合化的要求将日趋明显，因此多芯片模块(Multi-chip Module，MCM)工艺对MCM载板的需求也大幅提高。而快速增加的微电子系统需求(特别是关于系统大小和芯片整合增益部分)也更加速了芯片级尺寸封装(Chip Scale Packaging，CSP)技术的采用。

随着芯片级尺寸封装(CSP)技术的成熟，追求性能与成本的系统型半导体封装方式-系统封装(System in Package，SiP)也成为封装技术的主流，主要是因为产品的尺寸越来越小、功能越趋繁多，必须应用SiP技术以满足市场的需求。系统封装SiP包括了将芯片(chip)或是被动组件(Passive Components)或是其它模块进行构装。系统封装也包括了不同技术如PiP(Package in Package)、PoP(Package on Package)、平面型的多芯片模块封装、或是为节省面积将不同功能芯片堆栈(Stack)起来的3D堆栈封装，这些都属于系统封装(SiP)技术的发展范畴，该用何种型态封装也视应用需求而有所差异。因此SiP的定义十分广泛。在系统封装(SiP)技术中，所使用的接合技术也有很多种，例如是打线连接(Wire bonding)、覆晶式(Flip Chip)接合和使用多种接合技术(Hybrid-type)等等。

以系统封装(System in Package)为例。系统封装可将不同数字或模拟功能的裸晶，以凸块(bump)或打线(wire bond)方式连结于芯片载板上，该载板中已有部分内埋被动组件或线路设计，此具有电性功能的载板，称为整合性基板(IntegratedSubstrate)或功能性基板(Functional Substrate)。请参照图1A～1F，其绘示一种传统整合性基板的工艺示意图。首先，提供一铜箔基板(copper clad laminate，CCL)，在一中心层(core)102的上下表面各形成第一导电层103和第二导电层104，导电层的材料例如是金属铜，如图1A所示。接着，对铜箔基板进行钻孔，形成孔洞106，接着整体镀上铜层107，其铜层107形成于第一导电层103和第二导电层104上方，和孔洞内壁，如图1B、1C所示。之后，对于中心层102上下两侧的金属铜层进行图案化，以形成整合性基板所需的线路图形。如图1D所示，在中心层102上下两侧的金属铜层上分别形成(ex：曝光显影)图案化干膜108，再如图1E所示对金属铜层(包括铜层107和第一导电层103，以及铜层107和第二导电层104)进行蚀刻，最后如图1F所示去除图案化干膜108，完成导线(metal traces)的制作。之后可以再进行后续工艺，例如印制上防焊绿漆(solder mask，SM)并对绿漆曝光/显影而暴露出所需的导线表面，再对导线表面进行处理如镀上镍/金(Ni/Au)，而完成最后产品。

另外，也有更高阶的整合性基板在工艺中是将通孔部份直接镀满导电材料(如金属铜)，再对于中心层上下两侧的金属铜层进行图案化，以形成整合性基板所需的线路图形，如图2所示，其为另一种传统整合性基板的示意图。然而，将通孔镀满的技术较为复杂，也需较长时间镀制，且金属铜层115、116、117厚度控制不易(特别是金属铜层117的部份)。又图1F和图2所示的基板结构主要是有2层导电铜层分别形成于中心层102/112的上下两侧，因此又习称为”2层基板”。