[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明关于一种半导体结构及其制造方法，详言之，关于一种半导体结构及其制造方法。

背景技术

参考图1，显示已知半导体结构的剖面示意图。该已知半导体结构1具有数个晶圆11及一底胶(Underfill)12。这些晶圆11具有一第一表面111、一第二表面112、一第一重布层113、一第二重布层114、数个芯片117、数个穿导孔115及数个凸块116。该第一重布层113位于该第一表面111。该第二重布层114位于该第二表面112，这些芯片117位于该晶圆内11，且显露于该第一表面111及该第二表面112，这些穿导孔115位于这些芯片117内，显露于该第一表面111及该第二表面112，且电性连接该第一重布层113及该第二重布层114。这些凸块116位于该第二重布层114上，且电性连接至这些穿导孔115。该底胶12位于相邻二晶圆11之间，且包覆这些凸块116，以连接这些晶圆11。

该已知半导体结构1的缺点如下。该半导体结构1由这些晶圆11堆栈而成，为了使这些芯片117彼此电性连接，则必须先分别于每一芯片117内形成这些穿导孔115，且于每一晶圆11形成该第一重布层113、该第二重布层114及这些凸块116，导致制造成本提高。此外，这些晶圆11的凸块116之间距，为了因应产品尺寸而缩小，导致连接这些晶圆11时，该底胶12不易进入这些凸块116的间隙，而无法完整包覆这些凸块116，进而降低产品良率。

因此，有必要提供一种半导体结构及其制造方法，以解决上述问题。

发明内容

本发明提供一种半导体结构。该半导体结构包括一第二芯片、一第一芯片、一沟槽、一穿导孔及至少一电性连接组件。该第二芯片具有一第二主动面及至少一第二电性连接垫，该第二电性连接垫(Conductive Pad)显露于该第二主动面。该第一芯片位于该第二芯片上，具有一第一主动面及至少一第一电性连接垫，该第一电性连接垫显露于该第一主动面，且具有至少一穿孔。该沟槽位于该第一芯片内，该沟槽与该第一电性连接垫的穿孔相连通，且显露该第一电性连接垫及该第二电性连接垫。该穿导孔位于该沟槽内，且电性连接该第一电性连接垫及该第二电性连接垫。该电性连接组件位于该第一芯片上，且电性连接至该穿导孔。

本发明另提供一种半导体结构。该半导体结构包括一第二芯片、一第三芯片、一第一芯片、至少一第一电性连接垫、一沟槽、一穿导孔及至少一电性连接组件。该第二芯片具有一第二主动面及至少一第二电性连接垫，该第二电性连接垫(Conductive Pad)显露于该第二主动面。该第三芯片位于该第二芯片上，且具有一第三主动面。该第一芯片位于该第三芯片上，且具有一第一主动面。该第一电性连接垫具有至少一穿孔，该第一电性连接垫位于该第一芯片或该第三芯片内。该沟槽位于该第一芯片及该第三芯片内，该沟槽与该第一电性连接垫的穿孔相连通，且显露该第一电性连接垫及该第二电性连接垫。该穿导孔位于该沟槽内，且电性连接该第一电性连接垫及该第二电性连接垫。该电性连接组件位于该第一芯片上，且电性连接至该穿导孔。

本发明更提供一种半导体结构的制造方法。该制造方法包括以下步骤：(a)提供一第一晶圆及一第二晶圆，该第一晶圆具有一第一主动面及至少一第一电性连接垫(Conductive Pad)，该第一电性连接垫显露于该第一主动面，且具有至少一穿孔，该第二晶圆具有一第二主动面及至少一第二电性连接垫，该第二电性连接垫显露于该第二主动面；(b)配置该第一晶圆于该第二晶圆上；(c)移除部分该第一晶圆，以形成一沟槽，该沟槽与该第一电性连接垫的穿孔相连通，且显露该第一电性连接垫及该第二电性连接垫；(d)形成一穿导孔于该沟槽内，该穿导孔电性连接该第一电性连接垫及该第二电性连接垫；及(e)形成至少一电性连接组件于该第一晶圆上，该电性连接组件电性连接至该穿导孔。