[发明专利]编码器、解码器、编码方法以及解码方法无效
申请号: | 200910259488.9 | 申请日: | 2009-12-22 |
公开(公告)号: | CN101765010A | 公开(公告)日: | 2010-06-30 |
发明(设计)人: | 奥田正和;金子隆児;和田祐司 | 申请(专利权)人: | 索尼株式会社 |
主分类号: | H04N7/26 | 分类号: | H04N7/26 |
代理公司: | 北京信慧永光知识产权代理有限责任公司 11290 | 代理人: | 陈桂香;武玉琴 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 编码器 解码器 编码 方法 以及 解码 | ||
相关申请的交叉参考
本申请包含与2008年12月25日向日本专利局提交的日本在先专利申请JP 2008-330208相关的主题,在此将该日本专利申请的全部内容并入本文作为参考。
技术领域
本发明涉及对图像数据进行可变长度编码的编码器、编码方法、用于记录编码程序的记录介质、对可变长度编码数据进行可变长度解码的解码器、解码方法以及用于记录解码程序的记录介质,上述编码器、编码方法、解码器、解码方法以及记录介质适用于各种编码系统的解码器和编码器。
背景技术
在相关技术中,通常使用编码器对图像数据进行编码,然后进行记录或者发布,并且当显示图像时使用解码器进行解码。近来,随着图像精度的提高,图像数据的信息量也相应增加,于是需要以高速对已进行了编码的图像数据(下文中称为比特流)进行解码。
因此,推荐采用如下技术:将比特流分成多个段,并且使用多个并行布置的解码器对多个段同时进行解码(例如,参见日本专利申请公开公报No.2006-319943)。
图1示出了可变长度编码图像数据的结构(下文中称为可变长度编码序列)。在可变长度编码处理过程中,通过分配响应于与固定长度的图像数据的出现频率差异而被分配的不同长度的可变长度编码,来生成可变长度编码序列。因此,与全部图像数据的信息量相比,能够进一步减少可变长度编码序列的信息量。
如图2A~图2D所示,通过依次对作为图像数据而被输入的可变长度编码数据块DB1、DB2、…进行可变长度编码,生成了包含可变长度 编码序列VL1、VL2、…的比特流(BS)。
如图3A所示,在对可变长度编码序列进行解码的可变长度解码处理过程中,读取从比特流的首位算起的具有最大编码长度以上的位。下文中,把所读取的位称为待解码的位。对预先存储的可变长度解码(Variable Length Decoding,VLD)表与具有最大编码长度以上的待解码的位进行比较,并且选择与待解码的位一致的固定长度编码作为解码数据。
如图3B所示,将可变长度编码序列中用于解码的位的后续位设定为待解码的位,并且对这些待解码的位同样地进行可变长度解码,从而生成解码数据。通过将解码数据结合起来,生成图像数据。
与上述的解码器类似,即使在对可变长度编码序列进行解码的可变长度解码处理过程中,也并行地设置有多个可变长度解码单元以同时生成解码数据,从而加快可变长度解码处理过程。
然而,如图1所示,可变长度编码具有不同的长度,因而可能无法得知代表各可变长度编码的是哪些位。
例如,如图4所示,对设置有两个可变长度解码单元(第一可变长度解码单元1和第二可变长度解码单元2)的情况进行说明。第一可变长度解码单元1读取从比特流的首位算起的待解码的位,并且通过参照VLD表来生成包含固定长度编码的解码数据。此时,第一次确认分配给首个可变长度编码的编码长度,于是,识别出下一个可变长度编码的首位。
即,第二可变长度解码单元2不能对下一个可变长度编码的首位进行识别,并且也不能与第一可变长度解码单元1一起生成解码数据。
在相关技术的可变长度解码处理过程中,没有进行使用多个可变长度解码单元的并行处理,也很难以高速地进行可变长度解码处理。
发明内容
因此,本发明期望提供能够高速地进行可变长度解码处理的编码器、编码方法、解码器以及解码方法。
本发明的实施例提供一种编码器,所述编码器包括:分离单元分成的各个所述数据块进行可变长度编码,并生成可变长度编码序列;编码块生成单元,其通过把利用所述可变长度编码单元生成的两个所述可变长度编码序列结合起来,生成要从起始端和结束端起并行地受到可变长度解码的编码块;比特流生成单元,其用于生成使所述编码块之间的边界能够被识别的比特流。
因此,在发明实施例的编码器中,由于开始进行可变长度解码的两个起始位置能够通过比特流的编码块之间的边界而被指定,因而当进行可变长度解码处理时,可以从所述两个起始位置起并行地进行可变长度解码处理。
本发明的另一实施例提供一种解码器,所述解码器包括:接收单元,其接收具有可变长度编码的多个编码块,并且接收所生成的使所述编码块之间的边界能够被识别的比特流;指定单元,其用于基于所述编码块之间的边界来指定所述编码块的起始端和结束端;以及并行解码单元,其用于对通过所述接收单元接收到的所述比特流以并行方式从由所述指定单元指定的所述编码块的起始端和结束端起进行可变长度解码。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼株式会社,未经索尼株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910259488.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种高强高密各向同性炭滑板的制备方法
- 下一篇:一种有序短孔道磁性介孔材料