[发明专利]一种调节IIC总线上拉电阻的方法、装置及IIC总线设备

说明书

技术领域

本发明涉及IIC总线系统设计方案优化领域，尤其一种调节IIC总线上拉电阻的方法、装置及IIC总线设备。 

背景技术

现有技术中，内部集成电路总线(inter integrated circiut bus，IIC)是一种二线传输的体制，包括一条串行数据线(serial Data Line，SDA)和一条串行时钟线(serial Clock Line，SCL)。 

当IIC总线上连接IIC设备时的连接示意图，如图1所示： 

Rp：为IIC总线的上拉电阻，跨接在IIC总线和直流电源VDD之间； 

Rs：为端接电阻，串接在IIC设备和IIC总线之间，在电路设计中，Rs在设计完成后不再修改； 

VDD：IIC总线和IIC设备的直流电源，为IIC总线的工作电压，根据不同的设计要求，可选择不同的电压值； 

容性负载Cb：在IIC设备连接到IIC总线上时，IIC总线走线的对地电容和IIC设备接脚的对地电容的电容总和。 

对地电容：与零电平参考面之间的电容。 

零电平参考面：在硬件设计过程中，器件的零电平接脚通常是连接一起的，在设计时，这些零电平接脚相互之间通过整片的铜皮进行连通，这些零电平的整片铜皮称为零电平参考面。 

在IIC规范中，对SDA，SCL的上升时间有如下的规范规定： 

上升时间tr：IIC总线信号电平从0.3VDD变化到0.7VDD所需要的时间，如表1所示： 

  参数   符号   标准模式   快速模式   单位     最大值   最大值    SDA和SCL信号  的上升时间   tr   1000   300   ns

表1 

IIC总线的上升时间tr由上拉电阻Rp，端接电阻Rs，容性负载Cb共同决定，在IIC总线上升时间确定时，上拉电阻Rp，端接电阻Rs，容性负载Cb的相互关系如图2所示。 

由图2可知：IIC总线的上升时间主要由容性负载Cb和上拉电阻Rp决定，在端接电阻Rs为一定数值时，IC总线上升时间tr近似与上拉电阻Rp和容性负载Cb的乘积值成正比，即tr＝Rp*Cb。在IIC总线上升时间tr保持不变时，若IIC总线的容性负载Cb增加，为保证IIC总线的上升时间不变，需要减小上拉电阻Rp的数值。