[发明专利]非易失性存储阵列和闪速EEPROM阵列

说明书

本申请是分案申请，原案申请号为200610129036.5，申请日为2006年9月4日，发明名称为“具有L形浮置栅电极的非易失性存储器件及其制造方法”。

优先权申请的引用

本申请是2006年8月14日提交的U.S.申请序列号11/464,324的部分继续(CIP)，将其公开在此引入作为参考。本申请还要求2005年9月2日提交的韩国专利申请序列号2005-0081894的优先权，也将其公开在此引入作为参考。

技术领域

本申请涉及集成电路及其制造方法，更具体，涉及非失性存储器件及形成非易失性存储器件的方法。

背景技术

非易失性存储器件的一个分类包括电可擦写可编程只读存储器(EEPROM)，其可以在包括嵌入应用和大规模存储应用的许多应用中使用。在典型的嵌入应用中，EEPROM器件可以用于提供例如个人计算机和移动电话中的代码存储，其中需要快速的随机访问读取时间。典型的大规模存储应用包括需要高容量和低成本的存储卡应用。

EEPROM器件的一个分类包括NAND型闪存，其可以提供对于其他形式的非易失性存储器件的低成本和高容量的替换。典型的NAND型闪存包括其中的多个NAND型行(string)，其并排设置在半导体衬底中。NAND型行的每个EEPROM单元包括浮置栅电极和控制栅电极，其电连接到各个字线。这些EEPROM单元可以是支持单或多级编程状态的单元。仅支持单个编程状态的EEPROM单元称为单级单元(SLC)。具体，SLC可支持擦除状态，其可以被处理为逻辑1存储值，以及编程状态，其可以被处理为逻辑0存储值。当擦除时，SLC可具有负的阈值电压(Vth)(例如，-3V＜Vth＜-1V)，以及当编程时，可具有正的阈值电压(例如，1V＜Vth＜3V)。

可以通过在所选择的单元上执行读取操作来检测EEPROM单元的状态。本领域技术人员将理解，当所选择的单元处于擦除状态并且所选择的字线电压(例如，0伏)大于所选择单元的阈值电压时，NAND行将操作为放电预充电的位线BL。然而，当所选择的单元处于编程状态时，相应的NAND行将开路提供到预充电的位线，因为所选择的字线电压(例如，0伏)小于所选择的单元的阈值电压，并且所选择单元保持“关闭”。在2006年2月21日提交的U.S.申请序列号11/358,648中，并且在Jung等人的名为“A 3.3Volt Single Power Supply 16-MbNonvolatile Virtual DRAM Using a NAND Flash Memory Technology”，IEEE Journal of Solid-State Circuit，Vol.32，No.11，pp.1748-1757，November(1997)的文章中公开了NAND型闪存的其他方面，将其公开在此引用作为参考。

编程或擦除EEPROM单元的操作可包括将相对高的编程或擦除电压分别应用到EEPROM单元的控制电极或沟道区。如本领域技术人员所理解，编程电压的大小应该足够将足够数目的电子吸引到单元中的浮置栅电极，并且擦除电压的大小应该足够从浮置栅电极抽取高百分率的所聚集电子。将电子吸引到浮置栅电极或从浮置栅电极抽取电子的这些操作导致EEPROM单元的阈值电压的变化。具体，编程EEPROM单元的操作可导致EEPROM单元的阈值电压的增加，并且擦除EEPROM单元的操作可导致EEPROM单元的阈值电压的减小，如上对于单和多级单元所述。