[发明专利]冗余程序电路及其方法

权利要求书

1.一种冗余程序电路，包括：

主熔丝部分，包括主熔丝并产生指示该主熔丝的工作状态的工作使能信号；

第一熔丝盒部分，包括设置用于对应解码地址的信号比特的第一程序熔丝，并且响应于工作使能信号而产生第一熔丝盒输出信号；

第二熔丝盒部分，包括设置用于对应内部地址的信号比特的第二程序熔丝，并且响应于工作使能信号而产生第二熔丝盒输出信号；以及

选通部分，用于选通第一和第二熔丝盒输出信号并且产生冗余使能信号。

2.根据权利要求1的冗余程序电路，其中所述工作状态指示主熔丝是否切断。

3.根据权利要求1的冗余程序电路，其中冗余使能信号被冗余行解码器或冗余列解码器接收。

4.根据权利要求1的冗余程序电路，其中所述解码地址是从预解码器输出的地址，所述内部地址是被预解码器接收的地址。

5.一种执行冗余程序操作的方法，包括：

产生工作使能信号；

产生至少一个控制信号对；

至少部分基于所述至少一个控制信号对中的第一信号对，选择性地输出至少部分解码地址的逻辑电平；以及

至少部分基于所述至少一个控制信号对，多路复用所述选择性输出的逻辑电平以获得冗余使能信号。

6.根据权利要求5的方法，其中所述冗余使能信号是基于除了所述至少一个控制信号对的第一信号对以外的至少一个控制信号对。

7.根据权利要求5的方法，其中所述多路复用步骤包括减少解码的信号比特，解码地址的该减少部分是冗余使能信号。

8.根据权利要求5的方法，其中所述至少一个控制信号对指示相应控制熔丝的工作状态。

9.一种执行冗余程序操作的方法，包括：

产生工作使能信号；

基于所述工作使能信号是否被激活而产生第一熔丝盒输出信号；

在设置用于对应于在应用的外部地址被解码之前产生的内部地址的信号比特的程序熔丝处产生第二熔丝盒输出信号；以及

选通所述第一和第二熔丝盒输出信号以产生冗余使能信号。

10.一种减少用于冗余程序操作的熔丝数量的方法，包括：

分配对应于解码地址的信号比特的第一部分熔丝；

分配对应于内部地址的信号比特的第二部分熔丝。

11.根据权利要求10的方法，其中在预解码外部地址之前产生所述内部地址。

12.一种冗余程序电路，包括：

主熔丝部分，包括主熔丝，并且输出指示主熔丝的工作状态的工作使能信号；

至少一个控制熔丝部分，其包括至少一个控制熔丝，该至少一个控制熔丝部分响应于所述工作使能信号而输出该至少一个控制熔丝的工作状态指示；

解码部分，用于响应于工作状态指示而对解码地址的信号比特进行解码并且将给定逻辑电平和所述解码地址一起传送到解码输出端。

13.根据权利要求12的冗余程序电路，其中所述解码地址是从在预解码之前生产的内部地址和从外部设备接收的外部地址中的一个地址中所解码的。

14.根据权利要求12的冗余程序电路，其中所述解码部分包括多个解码器，该多个解码器的数量对应于解码地址中的信号比特的数量。

15.根据权利要求14的冗余程序电路，其中每个所述多个解码器包括至少一个NMOS晶体管。

16.根据权利要求15的冗余程序电路，其中用于所述多个解码器的每个的所述至少一个NMOS晶体管包括串联连接的通道。

17.根据权利要求12的冗余程序电路，其中：

所述至少一个控制熔丝部分包括多个控制熔丝部分，其响应于主熔丝部分的工作使能信号而被控制，所述多个控制熔丝部分包括多个控制熔丝，其数量对应于解码地址的解码地址信号比特的数量；以及

所述解码部分是多个解码部分中的一个，每个所述多个解码部分将给定逻辑电平输出到相应的输出端。

18.根据权利要求17的冗余程序电路，还包括：

组合部分，用于在相应输出端上选通从所述多个解码部分接收的逻辑电平，并且产生作为该选通操作结果的冗余使能信号。