[发明专利]半导体器件及其制造方法

说明书

技术领域

本申请涉及一种半导体器件及其制造方法。

背景技术

随着半导体器件尺寸的增大，子阈值(sub-threshold)泄漏有随之增大的趋势，这被称为驼峰现象(hump phenomenon)。在两个MOSFET(其中有源区的特性与器件隔离层(STI)的角部(corners)的特性不同)中，由于位于STI角部侧的沟道处的低阈值电压，所以驼峰现象会引起在半导体器件的阈值电压下的高泄漏电流，因此已提出各种方法来防止此问题。

例如，一种防止驼峰现象的相关方法包括以下步骤：将硼离子注入沟槽的侧壁，并通过改善有源区与STI区接合处的圆整(rounding)特性来防止驼峰现象。虽然其可以防止驼峰特性，但问题在于，使用这些相关方法会因为引入了额外工艺而提高成本，或增大器件的面积。

发明内容

本发明的实施例提供一种半导体器件及制造半导体器件的方法，在具有不对称沟道分布(channel profile)的半导体MOS器件的结构中，其能够通过改变沟道分布的结构来防止驼峰现象而不改变栅极或有源区本身。

根据实施例的半导体器件包括：有源区，由器件隔离层限定且位于衬底上；第二导电阱，位于该有源区上和/或上方；扩展漏极，形成在该第二导电阱的一侧；栅电极，位于该第二导电阱和该扩展漏极上和/或上方；以及源极和漏极，形成在该栅电极的两侧，其中扩展区域(extended regions)在该栅电极下方形成在该第二导电阱的角部。

进而，根据实施例的制造半导体器件的方法包括以下步骤：使用器件隔离层，在衬底上和/或上方限定有源区；在该有源区中形成第二导电阱；在该第二导电阱的一侧形成扩展漏极；在该第二导电阱和该扩展漏极上和/或上方形成栅电极；以及在该栅电极的两侧形成源极和漏极，其中扩展区域在该栅电极下方形成在该第二导电阱的角部。

附图说明

图1是根据实施例的半导体器件的俯视图。

具体实施方式

在下文中，将参考附图来描述根据实施例的半导体器件及其制造方法。在实施例的描述中，应该理解的是，当一个层(或膜)被称为在另一个层或衬底“上”时，则其既可以直接位于另一个层或衬底上，也可存在中间层。进一步地，应该理解的是，当一个层被称为在另一层“下方”时，则其既可以直接位于另一个层下方，也可存在一个或多个中间层。此外，还应该理解的是，当一个层被称为介于两层“之间”时，则其既可以是介于两层之间的唯一层，也可存在一个或多个中间层。

图1是根据实施例的半导体的俯视图。根据实施例的半导体器件包括：有源区，由器件隔离层105限定且位于衬底上和/或上方；第二导电阱110，位于有源区上和/或上方；扩展漏极120，形成在第二导电阱110的一侧；栅电极140，位于第二导电阱110和扩展漏极120上和/或上方；以及源极132和漏极134，形成在栅电极140的两侧，其中扩展区域E在栅电极140下方形成在第二导电阱110的角部。可通过在栅电极140下方介于第二导电阱110与器件隔离层105之间的界面处扩展第二导电阱的角部，而形成位于第二导电阱的角部的扩展区域E。

根据半导体器件及制造半导体器件的方法的实施例，可以通过仅改变掩模结构(该掩模结构用来控制在相关器件中具有不对称沟道分布的高电压MOS器件的结构中的阈值电压)来防止驼峰现象。根据实施例，其具有这样的优点，即能够防止驼峰现象而不会破坏其他特性或因引入额外工艺而提高成本。

下面将参考图1来描述根据实施例的制造半导体器件的方法。首先，由器件隔离层105在衬底上和/或上方限定有源区。器件隔离层105可为STI和LCOS等。随后，可在有源区中形成第二导电阱110。例如，虽然能在有源区中形成P-型阱或Vt离子注入区，但不局限于此。图1的实施例用NMOS来举例说明，但不局限于此。

随后，可在第二导电阱110的一侧形成扩展漏极120。然后可在第二导电阱110和扩展漏极120上形成栅电极140。栅电极140可包括栅极介电层和栅极。根据实施例，栅电极140可被形成为与第二导电阱110和扩展漏极120部分重叠(overlap)。随后，可在栅电极140的两侧形成源极132和漏极134。

实施例可包括位于第二导电阱110中的多个扩展区域E，所述扩展区域E在栅电极140下方位于第二导电阱的角部。在实施例中，通过在栅电极140下方介于第二导电阱110与器件隔离层105之间的界面处扩展第二导电阱的角部，来形成位于第二导电阱角部的扩展区域E。