[发明专利]一种低电位梯度氧化锌压敏电阻材料及其制备方法

说明书

技术领域

本发明属于压敏电阻材料技术领域，具体涉及一种低电位梯度氧化锌 压敏电阻材料及其制备方法。

背景技术

随着电子设备功能的增加，输入/输出连接器也随之增多，人体静电放 电(ESD)保护问题变得愈发不容忽视。叠层片式压敏电阻器(MLV)是 采用压敏陶瓷材料及叠层制造工艺而开发生产的新型ESD抑制器，与传统 圆片压敏电阻器相比具有体积小、通流容量大、响应速度快、电容量选择 范围大、适合表面安装和易实现低压化等特性。鉴于片式压敏电阻器具有 上述优点，其被广泛地应用于手机、笔记本电脑、汽车电子等电子产品中。 从MLV的叠层结构来看，影响其电学性能最主要的因素为陶瓷层压敏电阻 材料，目前多采用ZnO-Bi₂O₃-TiO₂系低电位梯度压敏电阻材料作为有效层， 其电位梯度可以达到相对较低的范围，一般为40-150V/mm，但是烧结温度 却很高，以致在MLV制造中无法实现与纯银内电极的低温共烧而只能使用 价格较高的贵金属Pd或Pt，从而增加MLV的生产成本。随着MLV进一 步向小型化、复合化、低压化、生产大规模化方向发展，对有效层压敏电 阻材料电位梯度、非线性系数等提出了更高的要求。另外，为了控制生产 成本，降低烧结温度以实现陶瓷层材料与纯银内电极的低温共烧及减小因 Bi₂O₃挥发导致材料的成份波动对电性能的影响显得尤为重要。

发明内容

本发明的目的在于提供一种低电位梯度氧化锌压敏电阻材料，该压敏 电阻材料可以在提高非线性系数和降低漏电流的同时，得到低电位梯度范 围内的一系列电位梯度值；本发明还提供了该电阻材料的制备方法，可以 改进制备工艺和降低烧结温度。

本发明提供的低电位梯度氧化锌压敏电阻材料，其特征在于：该压敏 电阻材料是在ZnO-Bi₂O₃-TiO₂系的压敏电阻材料中添加铋硼玻璃，所添加 的铋硼玻璃与ZnO-Bi₂O₃-TiO₂系的压敏电阻材料的质量百分比为0.4～3％。

作为上述技术方案的改进，所述压敏电阻材料的组分及含量可优选为： ZnO 92.5～95.9mol％；Bi₂O₃0.5～3mol％；TiO₂0.4～2mol％；Co₂O₃0.1～2mol％；MnCO₃0.2～2mol％；Sb₂O₃0.05～1mol％；Cr₂O₃0.1～ 1mol％；作为上述技术方案的进一步改进，所述铋硼玻璃的组分和含量可 优选为：Bi₂O₃30～70mol％，余量为B₂O₃。

本发明提供的低电位梯度氧化锌压敏电阻材料的制备方法，其特征在 于，该方法包括下述步骤：

(1)将Bi₂O₃和B₂O₃混合均匀，然后经过熔融、淬火、球磨、干燥和 过筛工艺获得铋硼玻璃；

(2)将铋硼玻璃料添加到ZnO-Bi₂O₃-TiO₂系的压敏电阻材料中，然后 经过球磨、干燥、过筛工艺获得压敏电阻粉料；

(3)加压成型；

(4)在850～950℃的温度范围内烧结成瓷。

本发明在ZnO-Bi₂O₃-TiO₂系的压敏电阻材料主料中添加适量的低熔点 铋硼玻璃，其作用机理在于与氧化锌压敏电阻材料兼容较好的低熔点铋硼 玻璃在烧结过程中能够有效促进氧化锌晶粒的生长和改善压敏陶瓷微观结 构，并且在提高非线性系数和降低漏电流的同时，通过各组分含量的变化 得到低电位梯度范围内的一系列电位梯度值，而且其烧结温度也得到大幅 度的降低，较好地解决了低电位梯度压敏电阻材料低温烧结和低电位梯度 两个相互制约的问题，为实现MLV陶瓷层压敏电阻材料与纯银电极的低温 共烧提供了必要条件。