[发明专利]存储设备的纠错装置及方法

说明书

技术领域

本发明涉及到存储设备纠错领域，特别涉及到一种存储设备的纠错装置及方法。

背景技术

NAND型闪存在大容量存储设备里得到了更为广泛的应用，例如固态磁盘驱动器 SSD(solid state drive)。在此类大容量高速存储设备中，为了提高产品的性能，都会使用 多通道技术，把通用NAND型闪存的接口数据宽度从8位扩展至更高的数据位宽，比如32位、 64位或者更高。在使用多通道技术时，一般一个通道需要配置一个ECC(Error Control Coding，错误控制编码)电路。而随着NAND型闪存工艺和技术的进步，对ECC纠错能力的要 求也进一步增加，这样ECC电路的规模也随着成倍地增长。

通常每个通道都按照完整的扇区结构进行数据传输，就是某一扇区的数据对应一个通道 进行传输，使得每个NAND型闪存内的数据都是以扇区为单位传输，可有效避免错误分布不均 的风险；同时，NAND型闪存的纠错需求也是以一个完整的数据区块(扇区)为单位。因此， 要求每个通道独立对应一个ECC电路进行纠错。而随着NAND型闪存工艺和技术的进步，对ECC 电路纠错能力的要求也进一步增加，所述一个通道对应一个ECC电路的方式，使得ECC电路占 用了过多的资源，不利于减少设备体积；事实上，由于多个通道同时发生错误的几率不高， 使得ECC纠错电路的使用效率不高。

发明内容

本发明的目的之一为提供一种用于存储设备纠错的装置及方法，根据出错情况分配纠错 电路，提升了纠错电路的使用效率。

本发明提出一种存储设备的纠错装置，应用于设置多通道的存储设备中，所述存储设备 可以是一个存储设备或多个存储设备的阵列；所述存储设备包括存储控制器和存储模块；所 述纠错装置包括：

至少一编解码模块，由存储控制器控制对读取的存储设备的数据进行数据解码，并发出 解码完成信号以及解码数据；

仲裁管理器，接收所述编解码模块发出的解码完成信号以及解码数据，判断读取的存储 设备的数据以及其所附加的校验码是否有错，如有错，则发送纠错请求信号；

纠错电路，接收所述仲裁管理器发送的纠错请求信号和仲裁管理器分配过来的解码数据 启动纠错，计算错误数据个数和错误数据位置；所述纠错电路设置有多个，其中所述纠错电 路的数量少于存储设备中通道的数量。

上述仲裁管理器包括：

计数模块，统计所述纠错请求信号的数量；

判断模块，与所述计数模块连接，在解码完成后判断所述统计的数量是否大于纠错电路 的数量；

分配模块，根据所述判断模块的判断控制对纠错请求信号的分配及处理。

上述仲裁管理器进一步包括：

输入输出模块，与纠错电路连接，输出所述纠错电路计算出的错误数据个数和错误数据 位置。

本发明还提出一种存储设备的纠错方法，应用于多通道的存储设备中，所述存储设备包 括存储控制器和编解码模块；所述纠错方法包括步骤：

由存储控制器控制编解码模块对读取的存储设备数据进行数据解码，并等待所述编解码 模块发出解码完成信号以及解码数据；

接收所述解码完成信号以及解码数据，判断读取的存储设备的数据以及其所附加的校验 码是否有错；

根据所述判断产生纠错请求信号；

根据所述纠错请求信号，利用少于所述通道数量的纠错电路，计算错误数据个数和错误 数据位置。

上述根据所述判断产生纠错请求信号的步骤后包括步骤：

统计所述纠错请求信号的数量，在解码完成后判断所述统计的数量是否大于纠错电路的 数量；如是，进行下一步骤；如否，将所有纠错请求信号分别发送给纠错电路；

将纠错请求信号分批发送给纠错电路。

上述根据所述纠错请求信号，利用少于所述通道数量的纠错电路，计算错误数据个数和 错误数据位置的步骤包括步骤：

将纠错请求信号与纠错电路一一对应进行错误数据个数和错误数据位置计算。

上述将纠错请求信号分批发送给纠错电路的步骤包括步骤：

将等于或少于纠错电路数量的纠错请求信号发送给纠错电路；

判断剩下的纠错请求信号数量是否大于纠错电路的数量；如是，返回上一步骤；如否， 将剩下的所有纠错请求信号分别发送给纠错电路。