[发明专利]画素阵列与其驱动方法及采用该画素阵列的显示面板

权利要求书

1.一种画素阵列，包括多个画素，多条扫描线，多条数据线和一源极驱动电路，其特征在于：第2m列第n行的画素表示为P(2m，n)，m、n为整数，第2n条扫描线表示为G(2n)，扫描线G(2n-1)耦接至画素P(2m-1，n)与画素P(2m+2，n)的控制端，扫描线G(2n)耦接至画素P(2m，n)与画素P(2m+1，n)的控制端，第m条数据线表示为X(m)，数据线X(m)耦接至画素P(2m-1，n)与画素P(2m，n)的数据端，该源极驱动电路电性耦接该多条数据线，在一第t帧期间，该源极驱动电路经由该数据线X(m)分别以「正极性、负极性、负极性、正极性、负极性、正极性、正极性、负极性」依序驱动画素P(2m-1，n)、P(2m，n)、P(2m-1，n+1)、P(2m，n+1)、P(2m-1，n+2)、P(2m，n+2)、P(2m-1，n+3)与P(2m，n+3)，t为整数。

2.如权利要求1所述的画素阵列，其特征在于：在该第t帧期间，该源极驱动电路经由该数据线X(m+1)分别以「负极性、正极性、正极性、负极性、正极性、负极性、负极性、正极性」依序驱动画素P(2m+2，n)、P(2m+1，n)、P(2m+2，n+1)、P(2m+1，n+1)、P(2m+2，n+2)、P(2m+1，n+2)、P(2m+2，n+3)与P(2m+1，n+3)。

3.如权利要求1所述的画素阵列，其特征在于：在第t+1帧期间，该源极驱动电路经由该数据线X(m)分别以「负极性、正极性、正极性、负极性、正极性、负极性、负极性、正极性」依序驱动画素P(2m-1，n)、P(2m，n)、P(2m-1，n+1)、P(2m，n+1)、P(2m-1，n+2)、P(2m，n+2)、P(2m-1，n+3)与P(2m，n+3)。

4.如权利要求3所述的画素阵列，其特征在于：在该第t+1帧期间，该源极驱动电路经由该数据线X(m+1)分别以「正极性、负极性、负极性、正极性、负极性、正极性、正极性、负极性」依序驱动画素P(2m+2，n)、P(2m+1，n)、P(2m+2，n+1)、P(2m+1，n+1)、P(2m+2，n+2)、P(2m+1，n+2)、P(2m+2，n+3)与P(2m+1，n+3)。

5.如权利要求1所述的画素阵列，其特征在于：该画素阵列进一步包括一栅极驱动电路，该栅极驱动电路电性耦接该多条扫描线，该栅极驱动电路配合该源极驱动电路的时序而循序驱动该多条扫描线。

6.如权利要求1所述的画素阵列的驱动方法，该驱动方法包括：

在第t帧期间，经由该数据线X(m)分别以「正极性、负极性、负极性、正极性、负极性、正极性、正极性、负极性」依序驱动画素P(2m-1，n)、P(2m，n)、P(2m-1，n+1)、P(2m，n+1)、P(2m-1，n+2)、P(2m，n+2)、P(2m-1，n+3)与P(2m，n+3)，其中t为整数。

7.如权利要求6所述画素阵列的驱动方法，其特征在于：该驱动方法进一步包括在该第t帧期间，经由该数据线X(m+1)分别以「负极性、正极性、正极性、负极性、正极性、负极性、负极性、正极性」依序驱动画素P(2m+2，n)、P(2m+1，n)、P(2m+2，n+1)、P(2m+1，n+1)、P(2m+2，n+2)、P(2m+1，n+2)、P(2m+2，n+3)与P(2m+1，n+3)。

8.如权利要求6所述画素阵列的驱动方法，其特征在于：该驱动方法进一步包括在第t+1帧期间，经由该数据线X(m)分别以「负极性、正极性、正极性、负极性、正极性、负极性、负极性、正极性」依序驱动画素P(2m-1，n)、P(2m，n)、P(2m-1，n+1)、P(2m，n+1)、P(2m-1，n+2)、P(2m，n+2)、P(2m-1，n+3)与P(2m，n+3)。

9.如权利要求8所述画素阵列的驱动方法，其特征在于：该驱动方法进一步包括在该第t+1帧期间，经由该数据线X(m+1)分别以「正极性、负极性、负极性、正极性、负极性、正极性、正极性、负极性」依序驱动画素P(2m+2，n)、P(2m+1，n)、P(2m+2，n+1)、P(2m+1，n+1)、P(2m+2，n+2)、P(2m+1，n+2)、P(2m+2，n+3)与P(2m+1，n+3)。