[发明专利]色序时间控制电路及相关色序显示器系统与方法

权利要求书

1.一种色序时间控制电路，应用于一色序显示器，其特征在于，该色序时间控制电路包含：一行列数据排序单元，用来暂存并读取复数个画素，包含：一行列缓冲存储器，用来以矩阵方式暂存该复数个画素；及一插入排序电路，用来根据一第一切割数将该行列缓冲存储器所暂存的该复数个画素分成复数个第一等分，以平行读取该复数个第一等分各自包含的以矩阵方式排列的画素，该插入排序电路并根据一第二切割数将该复数个第一等分的每一第一等分所包含的复数个画素分成复数个第二等分，以依序在每一第二等分中根据一画素读取顺序读取画素；及一色彩数据排序单元，用来根据该行列数据排序单元所暂存并读取的该复数个画素各自包含的子画素的颜色，将该复数个画素各自包含的子画素加以分类并排序；

其中该色序时间控制电路是根据一时间差输出该色彩数据排序单元所分类的复数个不同颜色的子画素，以产生一全彩画面；

其中用来依序在该每一第二等分中读取画素的该画素读取顺序是以同时读取该第二等分所包含的复数个第三等分的每一第三等分中一画素的方式来读取画素，且该复数个第三等分的数量是对应于该色序显示器包含的一扫描驱动单元在同一时间内所开启的闸线数。

2.根据权利要求1所述的色序时间控制电路，其特征在于：

其中该行列缓冲存储器是以二维方式暂存该复数个画素；

其中该复数个第二等分的每一第二等分包含的复数个画素是沿着该行列缓冲存储器的一第一维度来暂存于该行列缓冲存储器中的一第一维度排，使得该每一第二等分包含的复数个画素是以该第一维度排所包含的复数个元素的方式暂存于该行列缓冲存储器，且该行列缓冲存储器上所包含的该复数个第二等分是沿着该行列缓冲存储器的一第二维度的第二维度排排列；

其中该第一维度排的大小是为该每一第二等分所包含的画素的个数；

其中该第二维度排的大小是为该行列缓冲存储器上所包含的该复数个第二等分的总数量；

其中该第一切割数是整除于该行列缓冲存储器所暂存的该复数个画素的数量；

其中该第二切割数是整除于该每一第一等分所包含的复数个画素的数量；

其中在该每一第二等分中所包含的该复数个第三等分的数量是整除于该每一第二等分所包含的画素数目。

3.根据权利要求1所述的色序时间控制电路，其特征在于：其中该色序显示器所包含的一第一辅助内存与一第二辅助内存是用来当作该色彩数据排序单元的缓冲存储器，且当两者之一是用于该色彩数据排序单元所排序的子画素的读取时，另外一者是用于该色彩数据排序单元所排序的子画素的写入。

4.根据权利要求1所述的色序时间控制电路，其特征在于，另包含：一输入缓冲存储器，用来将外部输入至该色序时间控制电路的一同步讯号、一画素频率、及该复数个画素，与该色序时间控制电路所使用的一系统频率做同步处理，并将该复数个画素输入至该行列数据排序单元暂存；及一驱动控制单元，用来根据该同步讯号与该系统频率产生控制该色序显示器所包含的一数据驱动单元、一扫描驱动单元、及一发光二极管驱动电路的时序，并根据该色序时间控制电路所输出的该不同颜色子画素来控制该数据驱动单元与该扫描驱动单元在该色序显示器所包含的一显示面板上显示所产生的该全彩画面。

5.一种色序显示器系统，其特征在于，包含：一行列数据排序单元，包含于该色序显示器系统所包含的一主机端，用来暂存并读取复数个画素，该行列数据排序单元包含：一行列缓冲存储器，用来暂存该复数个画素；及一插入排序电路，用来根据一第一切割数将该行列缓冲存储器所暂存的该复数个画素分成复数个第一等分，以平行读取该复数个第一等分各自包含的以矩阵方式排列的画素，该插入排序电路并根据一第二切割数将该复数个第一等分的每一第一等分所包含的复数个画素分成复数个第二等分，以依序在每一第二等分中根据一画素读取顺序读取画素；及一色彩数据排序单元，包含于该色序显示器系统所包含的一色序显示器，用来根据该行列数据排序单元所暂存并读取的该复数个画素各自包含的子画素的颜色，将该复数个画素各自包含的子画素加以分类并排序；

其中该色序显示器是根据一时间差输出该色彩数据排序单元所分类的复数个不同颜色的子画素，以产生一全彩画面；

其中用来依序在该每一第二等分中读取画素的该画素读取顺序是以同时读取该第二等分所包含的复数个第三等分的每一第三等分中一画素的方式来读取画素，且该复数个第三等分的数量是对应于该色序显示器包含的一扫描驱动单元在同一时间内所开启的闸线数。