[发明专利]一种图形处理设备及方法

权利要求书

1.一种图形处理设备，其特征在于：包含图形显示芯片、视频A/D转换芯 片、视频驱动芯片、FPGA芯片以及SRAM，

所述视频A/D转换芯片输出端、图形显示芯片输出端以及SRAM输出端分别 与FPGA芯片输入端相连接，所述FPGA芯片输出端分别与图形显示芯片输入端、 SRAM输入端以及视频驱动芯片输入端相连接，

所述图形显示芯片用于将输出的图形显示到FPGA芯片上；

所述视频A/D转换芯片用于将输入的视频信号进行模数转换和标准码流生 成；

所述视频驱动芯片用于将FPGA芯片输出的低速并行视频信号转换为高速串 行视频信号；

所述FPGA芯片用于视频格式转换与视频叠加；

所述SRAM用于存放视频信号。

2.根据权利要求1所述的图形处理设备，其特征在于：

所述视频A/D转换芯片集成有梳状滤波器，用于提高视频信号的抗干扰能 力。

3.根据权利要求1或2所述的图形处理设备，其特征在于：

所述图形显示芯片核心频率为250MHz，集成显存为64MByte，且集成二维 和三维图形的硬件加速。

4.根据权利要求1或2所述的图形处理设备，其特征在于：

所述图形显示芯片为1片，视频A/D转换芯片为2片，视频驱动芯片为2 片，FPGA芯片为1片，SRAM为2片。

5.根据权利要求3所述的图形处理设备，其特征在于：

所述图形显示芯片为1片，视频A/D转换芯片为2片，视频驱动芯片为2 片，FPGA芯片为1片，SRAM为2片。

6.一种利用权利要求1所述设备进行的图形处理方法，其特征在于，包含 如下步骤：

1)将外视频信号送入视频A/D转换芯片进行模数转换和标准码流生成；

2)视频格式转换及视频叠加：

21)视频格式转换，即转换扫描方式：

201)针对每路外视频信号均在FPGA中形成四个先进先出存储器FIFO，即 FIFO1、FIFO2、FIFO3和FIFO4；

202)将外视频信号经过视频A/D转换芯片后的数字视频信号送入FPGA；

203)将第1行数字视频信号送入FIFO1进行缓存；

204)待第1行视频数据缓存完后，将第3行数字视频信号送入FIFO2进行 缓存，同时将FIFO1中的第1行数字视频信号写入到SRAM1的1地址处；

205)待第1行视频数据写入完毕后，将第5行数字视频信号送入FIFO1进 行缓存，同时将FIFO2中的第3行数字视频信号写入到SRAM1的3地址处；

206)待第3行视频数据写入完毕后，将第7行数字视频信号送入FIFO2进 行缓存，同时将FIFO1中的第5行数字视频信号写入到SRAM1的5地址处；

206)依次类推直至填充SRAM1的其它奇数行；

207)将第2行数字视频信号送入FIFO3进行缓存；

208)待第2行视频数据缓存完后，将第4行数字视频信号送入FIFO4进行 缓存，同时将FIFO3中的第2行数字视频信号写入到SRAM1的2地址处；

209)待第2行视频数据写入完毕后，将第6行数字视频信号送入FIFO3进 行缓存，同时将FIFO4中的第4行数字视频信号写入到SRAM1的4地址处；

210)待第4行视频数据写入完毕后，将第8行数字视频信号送入FIFO4进 行缓存，同时将FIFO3中的第6行数字视频信号写入到SRAM1的6地址处；

211)依次类推直至填充SRAM1的其它偶数行；

212)待SRAM1接收完毕一帧视频数据后，再以上述步骤接收下一帧数字视 频信号，直至接收完毕；

22)视频叠加：

采用alpha叠加，以图形显示芯片输出的图形时序为基准，同时读取外视 频数据和图形数据；

3)信号输出：

每个像素采用alpha系数运算后通过视频驱动芯片以图形显示芯片的输出 图形相同的刷新频率进行信号输出。