[发明专利]一种基于应变硅的纳米晶非挥发性存储器及其制作方法

说明书

技术领域

本发明涉及纳米电子器件及纳米加工技术领域，具体涉及一种基于应变硅的纳米晶非挥发性存储器及其制作方法。

背景技术

近年来，集成电路中存储器的增长速度已超过逻辑电路，存储器占芯片面积的比例已由1999年的20％增至2005年的111％，而逻辑电路则由1999年的66％降到2005年的16％。在存储器产品中，市场需求增长最快的是不挥发存储器。闪存(Flash Memory)作为非挥发性存储器的典型器件目前已广泛应用于U盘、MP3播放器及手机等多种手持移动存储电子产品中。然而目前广泛被工业界所采用的闪存器件结构在向纳米特征尺寸发展的同时，在存储时间和功耗等方面面临着严峻的挑战。

基于纳米晶结构非挥发性存储单元提出来的纳米晶浮栅非挥发性存储单元利用纳米晶作为电荷存储介质，每一个纳米晶颗粒与周围晶粒绝缘且只存储少量几个电子，从而实现分立电荷存储，降低了隧穿介质层上的缺陷形成致命的放电通道的危害，只会造成局部纳米晶上的电荷泄漏，使电荷的保持更稳定。未来纳米晶浮栅非挥发性存储单元有潜力为应用存储设备提供更高的集成密度、更低的写入/擦除电压、更快的写入/擦除速度、更高的耐受性、更强的数据保持特性和多位存储的能力。

此外，在长达三十多年的时间里，MOSFTE的持续小型化已经驱动世界范围的半导体行业持续发展。连续尺寸缩小的各种终结者也被预测了几十年，但是尽管有许多挑战，创新的历史依然被摩尔定律所坚持。但是，现在MOSFTE晶体管已经开始到达它们的尺寸极限。由于通过连续的尺寸缩小改进CMOS性能已经变得越来越困难，因此提高性能而不缩小尺寸的方法已经成为关键。这样的一种方法是增加载流子迁移率。增加的载流子迁移率可以通过引入适当的应变硅来获得。

应变的施加改变含硅衬底的晶格维度。通过改变晶格维度，材料的电子能带结构同样改变。该改变仅在半导体中式轻微的，仅导致小的电阻的变化，但是当掺杂了半导体，也就是n型并且部分电离时，非常小的能带变化可以引起杂质能级和能带边缘之间能量差的大比例变化。这导致载流子运输性质的变化，在某些情况下可能是惊人的。物理应力(拉伸或者压缩)的施加可以进一步用来增强在硅衬底上执照器件的性能。

沿着器件沟道的压缩应变增加P型场效应管中驱动电流而减小N型场效应管的驱动电流，沿着器件沟道的拉伸应变增加N型场效应管中驱动电流而减小P型场效应管的驱动电流。

松弛SiGe缓冲层上的应变硅已经证明对nFET器件有较高的驱动电流，这个电流对于纳米晶存储器而言具有非常重大的意义，其可以使得读取电路简单化。在沉底上具有应变硅可以减小短沟道效应以及一些相关问题，如增强As扩散，随着器件缩小到非常短的沟道维度，驱动电流的增强开始减小，应该相信，非常短的沟道器件中驱动电流的减小由源极/漏极串联电阻产生，并且迁移率退化因强掺杂的较高沟道浓度，速度饱和而引起，应力硅是解决这一问题的有效手段。

发明内容

本发明的目的在于提供一种基于应变硅的纳米晶非挥发性存储器，提高传统纳米晶存储器的效率，增加沟道电流的迁移率，从而增大读取电流，简化外围电路。

本发明的另一目的在于提供一种基于应变硅的纳米晶非挥发性存储器的制作方法，以简化制作工艺。

为了达到上述目的，本发明采用的技术方案为：一种基于应变硅的纳米晶非挥发性存储器，包括硅衬底，淀积在硅衬底上的GeSi渐变掺杂缓冲层、Ge_1-xSi_x舒缓层和应变硅层，位于硅衬底中两侧的轻掺杂漏极及源导电区和漏导电区，源导电区与漏导电区之间的载流子沟道上覆盖的遂穿介质层，覆盖在遂穿介质层上的纳米晶电荷存储层，覆盖在纳米晶电荷存储层上的控制栅介质层，覆盖在控制栅介质层上的栅电极材料层。

上述方案中，所述硅衬底为氮化物，掺杂氧化物，A1₂O₃，HfO₂，ZrO₂，HfSiO中的任意一种。

上述方案中，所述Ge_1-xSi_x舒缓层包括p型掺杂的SiGe，该舒缓层在应变硅层中产生处于拉伸的应变，并且该舒缓层引发衬底处于拉伸状态，处于拉伸的硅衬底结合舒缓层在平行于沟道的方向上提供处于拉伸的应变。

上述方案中，所述隧穿介质层的材料为SiO₂，所述隧穿介质层的厚度为4nm～7nm。