[实用新型]数字直放站系统及其衰减装置

说明书

技术领域

本实用新型涉及移动通信技术领域，特别涉及一种应用于数字直放站系统的衰减装置以及数字直放站系统。

背景技术

在现有的数字直放站系统中，以RRU(Radio Remote Unit，射频拉远单元)为例，其发射链路主要由FPGA(Field Programmable Gate Array，现场可编程门阵列)、DAC(数模转换器)、变频器以及功放组成，其中，FPGA用于完成基带信号的成形以及内插功能，DAC用于把数字信号转变为模拟中频信号，功放用来完成功率的放大功能。在这种发射链路结构中，当发射链路中的FPGA产生的数字信号幅度过大时，将会导致DAC的输出在产生饱和的同时产生大量的杂散，经过功放放大后会干扰正常的通信。

现有技术中为了改善上述由于FPGA产生的数字信号幅度过大所产生的DAC输出饱和的问题，是在功放模块中增加输入ALC(Automatic level control，自动电平控制)电路，以防止功放的输出功率过大，然而，由于在DAC输出时数字域已经饱和，DAC输出的信号的功率过大，输出的频谱已经失真，产生了杂散，在功放模块内部增加的ALC电路虽然能够保证功放工作在线性区域内，但是却无法消除DAC输出的信号的杂散，影响后续的通信性能。

实用新型内容

针对上述现有技术中所存在的问题，本实用新型的目的在于提供一种应用于数字直放站系统的衰减装置以及数字直放站系统，其可以有效防止由于DAC的输出饱和而产生的杂散。

为达到上述目的，本实用新型采用以下技术方案：

一种衰减装置，包括：

与多载波基带源连接的延迟单元和功率统计器，与中央处理器连接的门限/定时设置单元，与所述功率统计器、所述门限/定时设置单元连接的衰减系数产生器，以及分别与所述延迟单元的输出端、所述衰减系数产生器的输出端以及数模转换器的输入端连接的乘法器，所述门限/定时设置单元接受所述中央处理器的控制设置数字域功率高门限值、数字域功率低门限值，所述衰减系数产生器根据所述数字域平均功率以及所述数字域功率高门限值、数字域功率低门限值产生衰减系数。

一种数字直放站系统，包括位于发射链路上的衰减装置，所述衰减装置包括：

与多载波基带源连接的延迟单元和功率统计器，与中央处理器连接的门限/定时设置单元，与所述功率统计器、所述门限/定时设置单元连接的衰减系数产生器，以及分别与所述延迟单元的输出端、所述衰减系数产生器的输出端以及数模转换器的输入端连接的乘法器，所述门限/定时设置单元接受所述中央处理器的控制设置数字域功率高门限值、数字域功率低门限值，所述衰减系数产生器根据所述数字域平均功率以及所述数字域功率高门限值、数字域功率低门限值产生衰减系数.

根据上述本实用新型的方案，衰减系数产生器可以根据所述功率统计器计算的数字域平均功率以及所述门限/定时设置单元设置的数字域功率高门限值、数字域功率低门限值产生衰减系数，在所统计的数字域平均功率高于数字域高门限值时，产生衰减系数，将该衰减系数与原下行数字信号相乘，以对原下行数字信号进行衰减，并将衰减后的下行数字信号送入数模转换器，从而可以使得送入数模转换器的信号的幅度小于门限值，有效防止数模转换器输出由于饱和而产生的杂散，保证通信性能。

附图说明

图1是本实用新型应用于数字直放站系统的衰减装置实施例一的结构示意图；

图2是本实用新型应用于数字直放站系统的衰减装置实施例二的结构示意图；

图3是本实用新型应用于数字直放站系统的衰减装置实施例三的结构示意图。

具体实施方式

以下针对本实用新型的应用于数字直放站系统的衰减装置的各具体实施例进行详细描述。

实施例一：

参见图1所示，是本实用新型的应用于数字直放站系统的衰减装置实施例一的结构示意图，其具体包括：

与多载波基带源101连接、用于对下行数字信号进行延时的延迟单元103；

与多载波基带源101连接、用于计算所述下行数字信号的数字域平均功率的功率统计器106；

与CPU(central processing unit，中央处理器)102连接的门限/定时设置单元105，该门限/定时设置单元105接受所述CPU102的控制设置数字域功率高门限值、数字域功率低门限值；