[实用新型]一种基于PXI总线的误码率测试模块

说明书

技术领域

本实用新型属于数据传输及处理领域，尤其涉及一种基于PXI总线的误码率测试模块。

背景技术

误码率测试模块是通过对被测设备系统传送有限的数据位，然后在接收端对误码数据位进行计数，收到的误码数除以总传送的数据位数就是误码率(BitError Rate，BER)。BER的准确程度随着传送位数的增加而增加，也就是说，如果我们要获得完全准确的BER那么我们需要无限的数据传输。但是在工程上不可能实现无限的数据传输，所以通常采用下式来测试误码率：BER＝在平均间隔时间内的误码个数/在平均间隔时间内传输信息的总数。

图1即示出了误码率测试的原理，误码率测试模块的工作过程可以分成以下几个步骤：1、误码测试仪的图形发生器产生原始数据，并使其通过被测设备构成的信道输入至被测设备的输入端；2、被测设备输出含有误码的数据流；3、误码测试仪接收被测设备的数据流；4、误码测试仪的误码检测部分将收到的数据流与图形发生器产生的本地数据流逐位的进行比较，并统计误码个数；5、误码测试仪根据误码统计结果，计算出相应的误码率，并输出误码指示。目前，误码测试设备大多为台式仪器，不但占用空间过大，而且无法实现系统集成。

实用新型内容

本实用新型的目的在于：提供一种基于PXI总线的误码率测试模块，旨在解决现有的误码测试设备多为台式仪器，造成使用时占用空间过大以及不便于系统集成的问题。

本实用新型的目的是这样实现的：

一种基于PXI总线的误码率测试模块，所述模块包括：

测试数据生成器，用于产生并输出用于测试被测设备的数字图形数据，及对接收的带误码的数据流中的误码数进行统计；

控制单元，用于根据被测设备使用的通信接口类型将测试数据生成器输出的数字图形数据进行成帧处理或同/异步串口转换后输出，及将带误码的数据流按相应的接口协议进行解帧处理或同/异步串口转换后输出给测试数据生成器，并统计带误码的数据流总数；

误码率计算单元，用于根据通过控制单元获取的带误码的数据流总数及误码数信息计算误码率；

DDS，用于在控制单元的控制下为测试数据生成器提供可变时钟的合成源；以及

接口处理单元，用于将控制单元输出的数字图形数据转换成适配于被测设备的通信接口后传输给被测设备，及通过相应的通信接口接收被测设备输出的带误码的数据流并转换成适配于控制单元处理的格式后输出至控制单元。

所述模块支持的通信接口包括电信接口和数据接口。

所述控制单元包括：

E1成帧器，用于按照电信接口协议对数字图形数据进行组帧及对带误码的数据进行解帧；

同/异串口转换器，用于按照数据接口协议对数字图形数据及带误码的数据进行相应的同/异步串口转换；

计数器，用于统计接收的数字图形数据位数及输出的带误码的数据位数；

EBC接口，用于实现控制单元与误码率计算单元的通信；

DDS接口，用于实现控制单元与DDS的通信。

所述接口处理单元包括：

电平转换器，用于对通过数据接口与被测设备通信的数据进行相应的电平转换；

编/解码器，用于对通过电信接口接收的带误码的数据流进行解码，及对变压器输出的数字图形数据进行编码后通过电信接口输出给被测设备；

变压器，用于对编/解码器解码后的数据流进行电压转换后输出给控制单元，及对控制单元输出的数字图形数据进行电压转换后输出至编/解码器。

所述模块还包括时钟驱动/接收器，用于在控制单元的控制下接收外时钟信号并进行相应的时钟信号电平的适配转换后输出至控制单元，由控制单元根据被测设备的时钟设置将该外时钟作为测试数据生成器固定频率的外部时钟源。

所述误码率计算单元中采用PowerPC405EP芯片作为PCI桥芯片和通信处理芯片，并采用嵌入式VxWorks操作系统，用于完成PCI总线到本地总线EBC之间的转换以及通信数据的收发和误码率的计算。

所述控制单元采用FPGA实现。

所述测试数据生成器采用DS2174芯片实现。

所述误码率计算单元通过PXI总线与所集成的系统通信。

本实用新型的突出优点是：本实用新型通过采用FPGA、PowerPC405EP等芯片分别实现控制单元、误码率计算单元等，可以使得芯片数量大大减少，电路复杂程度降低，整个测试模块体积极大减小，便于系统集成，而且采用PXI总线结构，可以方便地集成于计算机自动测试系统中。

附图说明