[实用新型]嵌入式视频处理平台无效
申请号: | 200920093366.2 | 申请日: | 2009-04-08 |
公开(公告)号: | CN201733395U | 公开(公告)日: | 2011-02-02 |
发明(设计)人: | 李程贵 | 申请(专利权)人: | 李程贵;刁玉峰;曹景太 |
主分类号: | H04N7/18 | 分类号: | H04N7/18 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 130012 吉林省长春市朝*** | 国省代码: | 吉林;22 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 嵌入式 视频 处理 平台 | ||
1.嵌入式视频处理平台,其特征在于:一种嵌入式视频处理平台,包括嵌入式处理器(1)、图像显示模块(2)、图像采集模块(3)、存储器模块(4)、网络模块(5)、CPLD模块(6)、电源监管模块(7)、电源模块(8);其中将嵌入式处理器(1)的VP1口设置成视频采集端口,将VP0口设置成视频显示端口,在YOUT端口以BT.656格式输出,VP1口从输入的BT.656视频流中提取SAV和EAV,以获取水平同步信号和垂直同步信号;图像显示模块(2)的数据总线MP0-MP1与VP0口的VP0D2-VP0D9相连,图像显示模块(2)直接从VP0口输出的BT.656数据流中提取同步信号;图像采集模块(3)的数据总线YOUT0-YOUT7与VP1口的VP1D2-VP1D9相连,SCLK与VP1口的VP1CLK0相连,向VP1口提供时钟信号,LNTREQ与VP1口的VP1CTL0相连,以获取采集使能信号;存储器模块(4)中SDRAM采用两片32位芯片设计,一片的数据总线D0-D31与DSP的TED0-TED31相连,另一片的数据总线D0-D31与DSP的TED32-TED63相连,组合成64位数据总线,SDRAM的时钟信号CLK由DSP的AECLKOUT1提供,存储器模块(4)中FLASH低19位地址总线A0-A18与嵌入式处理器低19位地址总线TEA3-TEA21相连,嵌入式处理器(1)的TRE和TWE直接与FLASH的/OE和TWE相连,提供读写选通信号,嵌入式处理器(1)的TCE1与TEA22经过CPLD,共同组成FLASH的片选信号;网络模块(5)由EMAC和MDIO两部分组成,EMAC具有的MII接口,与嵌入式处理器(1)的网络接口无缝连接;CPLD模块(6)提供存储器模块(4)中FLSAH的页选择信号;电源监管模块(7)的电源监管引脚与主要电源引脚相连,将嵌入式处理器(1)的GPIO引脚与电源监管模块(7)的看门狗输入引脚WDI相连;电源模块(8)提供1.8V和3.3V两种电源模式。
2.根据权利要求1所述的一种嵌入式视频处理平台,其特征还包括:电源指示灯,网络状态灯,JTAG接口,I/O扩展引脚;其中电源指示灯通过电阻连接在电源上,网络状态灯连接在网络芯片电源引脚及地之间,JTAG接口分别连接嵌入式处理器(1)的仿真引脚,包括TRST,TDI,TDO,TCK,TMS,EMU0和EMU1。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于李程贵;刁玉峰;曹景太,未经李程贵;刁玉峰;曹景太许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200920093366.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种自循环涵洞式自然通风装置
- 下一篇:一种涵洞式通风器