[实用新型]一种恒流驱动芯片

权利要求书

1、一种恒流驱动芯片，其包括一四边形的封装体，所述封装体中设置一控制电路、基片和焊盘，所述控制电路含有数字模块与模拟模块，两者双向数据通讯；所述封装体表面的任一边角上设置有标记，其特征在于：

从所述封装体四个侧边上顺序引出48个管脚，其中，所述模拟模块中含有恒流输出单元，且恒流输出单元分别设置有24个输出端管脚、14个驱动输出接地管脚、1个开路及节温状态数据输出管脚、1个第一电源输入管脚和1个外接电阻输入端管脚；

所述数字模块设置有1个第二电源输入管脚和1个逻辑接地管脚，还包括顺序连接的移位寄存器单元、锁存器单元及输出控制单元；其中，所述移位寄存器单元，设置有1个串行数据输出管脚和1个串行数据输入管脚，还与时钟输入管脚连接，用于接收时钟信号；

所述锁存器单元，设置有1个数据选通输入管脚，用于接收数据选通信号，还用于接收所述移位寄存器单元的信号，将信号输出至所述输出控制单元；

所述输出控制单元，设置有1个输出使能输入管脚，还与时钟输入管脚连接，接收时钟信号。

2、根据权利要求1所述的恒流驱动芯片，其特征在于，所述移位寄存器单元含有若干输出端串行连接的D触发器，其中，串行数据输入管脚与第一个D触发器的数据输入端连接，时钟输入管脚分别与各D触发器并联。

3、根据权利要求1所述的恒流驱动芯片，其特征在于，所述锁存器单元含有若干D触发器，各D触发器分别通过其数据输入端，接收所述移位寄存器单元的信号；并且，所述数据选通输入信号还分别与各D触发器并行连接。

4、根据权利要求1所述的恒流驱动芯片，其特征在于，所述输出控制单元含有若干与门电路及若干串行连接的D触发器，其中，所述输出使能输入管脚与第一个D触发器的数据端连接，所述时钟输入管脚分别与各D触发器并联。

5、根据权利要求1所述的恒流驱动芯片，其特征在于，所述恒流驱动芯片采用LQFP封装或QFP封装方式。

6、根据权利要求1至5任一所述的恒流驱动芯片，其特征在于，以所述标记为起点，设置所述恒流驱动芯片的第1管脚至第12管脚、以及第25管脚至第36管脚为所述输出端管脚；

设置所述恒流驱动芯片的第13管脚至第24管脚，以及第37管脚和第48管脚为所述驱动输出接地管脚；

设置所述恒流驱动芯片的第38管脚为所述输出使能输入管脚；

设置所述恒流驱动芯片的第39管脚为所述开路及节温状态数据输出管脚；

设置所述恒流驱动芯片的第40管脚为所述串行数据输出管脚；

设置所述恒流驱动芯片的第41管脚为所述外接电阻输入端管脚；

设置所述恒流驱动芯片的第42管脚和第43管脚分别为所述第一电源输入管脚及所述第二电源输入管脚；

设置所述恒流驱动芯片的第44管脚为所述串行数据输入管脚；

设置所述恒流驱动芯片的第45管脚为所述时钟输入管脚；

设置所述恒流驱动芯片的第46管脚为数据选通输入管脚；

设置所述恒流驱动芯片的第47管脚为所述控制逻辑的接地管脚。

7、根据权利要求6所述的恒流驱动芯片，其特征在于：所述管脚以所述标记为起点，按逆时针方向，顺序分布在所述封装体的四个侧边上。

8、根据权利要求6所述的恒流驱动芯片，其特征在于：所述管脚以所述标记为起点，按顺时针方向，顺序分布在所述封装体的四个侧边上。