[实用新型]一种FPGA阵列处理板

说明书

技术领域

本实用新型涉及一种FPGA信号处理板，属于数字信号处理技术领域。

背景技术

FPGA阵列信号处理板主要应用于对信号处理实时性要求苛刻的场合，例如雷达信号处理、图像处理、通讯基站等。在这些应用中除了需要非常高的接口带宽，对数据处理能力以及缓存数据的深度也有非常高的要求。然而目前大多数FPGA阵列信号处理板无法同时满足上述三方面的要求，如Spectrum公司推出的PRO-3100处理板，板载存储容量只有512MB；并且现有的FPGA阵列信号处理板在FPGA间的互连上多采用传统系统同步总线或异步总线方式，使数据传输带宽受限，如DRS公司的Chameleon II-VME-R处理板。

发明内容

本实用新型的目的在于克服已有FPGA阵列处理板无法同时满足嵌入式系统对处理能力、存储容量和接口带宽高要求的问题，使用DSP芯片和多片FPGA芯片设计实现一种FPGA阵列处理板。

本实用新型的目的是通过下述技术方案实现的。

本实用新型所涉及的一种FPGA阵列处理板包括：一个电源模块、四个FPGA处理子模块、一个FPGA收发模块、一个互联芯片组模块和一个FPGA加载模块，本处理板功能模块结构框图见图1，其中：

电源模块用于向板上的各功能模块提供工作电压；

FPGA处理子模块和FPGA收发模块上均设计了多个源同步接口，4个FPGA处理子模块与FPGA收发模块之间通过这些源同步接口按全互联的拓扑结构互联，从而实现模块间点到点的高速数据传输；

FPGA处理处理子模块通过源同步接口连接至PMC接插件的JN3和JN4用于实现板间扩展；

FPGA收发模块通过源同步接口连接至CPCI自定义接插件J4和J5，用于实现板间扩展；

FPGA收发模块与互联芯片组模块间通过EMIF总线互联；

互联芯片组模块通过串行RapidIO接口在CPCI自定义接插件J3上实现板间互联；

FPGA加载模块包括一片CPLD芯片和一片NAND芯片，连接在互联芯片组模块的EMIF总线上，并与FPGA处理子模块以及FPGA收发模块的SelectMAP配置总线相连，实现对板上FPGA芯片的主机配置和CPLD配置两种配置方式，在主机配置方式下，主机通过PCI将配置程序传递给互联芯片组，由互联芯片组模块通过FPGA加载模块访问FPGA的SelectMAP配置接口，完成所有FPGA的配置；在CPLD配置模式下，首先通过互联芯片组将配置数据通过FPGA加载模块中的CPLD写入NAND存储体，上电后由CPLD读取NAND存储体内的配置数据，通过FPGA的SelectMAP配置接口完成FPGA的程序配置；

每个FPGA处理子模块包括有DDR SDRAM和ZBT SRAM，可用于保存运算数据和参数。

有益效果

本实用新型所涉及的一种FPGA阵列处理板使用了5片FPGA，每片FPGA有512个18×18500MHz专用高速乘法器，从而使整板FPGA阵列的峰值处理能力1280GMACS；4个FPGA处理子模块内部各包括1GB的DDR SDRAM，整板最大存储容量为4GB的DDR SDRAM；FPGA处理子模块和FPGA收发模块间通过源同步接口实现全互连，任意两个模块间的带宽为1.6GB/s；处理板对外接口丰富，包括J4和J5上设计的4组1.6GB/s的源同步接口、J3上设计的1.25Gbps 4x的串行RapidIO、两个PMC子卡的JN3和JN4上各自定义的1.6GB/s源同步接口以及J1上实现的用于板卡与主机间的通讯的标准32bit/66MHz CPCI总线接口。相比现有FPGA板卡，本实用新型所涉及的一种FPGA阵列处理板在处理能力、存储深度、接口速率三个方面均得到了提高。另外，本处理板采用DSP+CPLD+NAND的配置组合，即可以通过主机对FPGA程序进行灵活的配置，也可以借助NAND的大存储容量保存多个版本的FPGA配置程序。

附图说明

图1是本实用新型的功能模块原理框图；

图2是本实用新型的互联芯片组模块的结构框图；

图3是本实用新型的FPGA模块间源同步互联连接示意图；

图4是本实用新型的FPGA配置设计示意图。

具体实施方式

下面结合附图与具体实施方式对本实用新型做进一步详细描述：