[实用新型]一种基于SRAM型FPGA配置、刷新一体化装置

权利要求书

1.一种基于SRAM型FPGA配置、刷新一体化装置，其特征在于：包括PROM读写模块(I)、FPGA配置刷新模块(II)、控制模块(III)和电源模块(IV)，控制模块(III)分别与PROM读写模块(I)和FPGA配置刷新模块(II)数据线连接，PROM读写模块(I)和FPGA配置刷新模块(II)通过数据线连接，电源模块(IV)分别与PROM读写模块(I)、FPGA配置刷新模块(II)和控制模块(III)连接为其他模块提供电源；

其中PROM读写模块(I)包括读PROM时钟接口(4)、PROM片选接口(5)、PROM复位接口(6)和读PROM数据接口(7)，FPGA配置刷新模块(II)包括FPGA配置时钟接口(10)、FPGA配置片选接口(11)、FPGA配置读写选择接口(12)、FPGA初始化清零接口(13)、FPGA初始化完成标志接口(14)、FPGA配置刷新成功标志接口(15)、FPGA工作状态标志接口(16)和写FPGA配置数据接口(17)，控制模块(III)包括输入时钟接口(1)、遥控加载控制接口(2)、遥控刷新控制接口(3)和内部定时时钟，电源模块(IV)包括电源接口(8)和电源地接口(9)；

外部时钟和控制信号通过控制模块(III)的输入时钟接口(1)、遥控加载控制接口(2)、遥控刷新控制接口(3)进入，PROM读写模块(I)与外部数据存储芯片连接，PROM读写模块(I)通过读PROM时钟接口(4)、PROM片选接口(5)、PROM复位接口(6)向外部数据存储芯片传送控制信号，读PROM数据总线接口(7)从外部数据存储芯片读取配置数据(20)或刷新数据(21)，FPGA配置刷新模块(II)与外部FPGA芯片连接，FPGA配置刷新模块(II)的FPGA初始化清零接口(13)根据接收到的控制模块(III)的遥控加载控制接口(2)、遥控刷新控制接口(3)传输的控制信号状态确定从写FPGA配置数据接口(17)输出配置数据(20)或刷新数据(21)，写FPGA配置数据总线接口(17)与读PROM数据总线接口(7)连通，FPGA配置时钟接口(10)、FPGA配置片选接口(11)、FPGA配置读写选择接口(12)和FPGA初始化清零接口(13)将控制信号传输给外部FPGA芯片，外部FPGA芯片根据接收到的控制信号进行配置或刷新工作，并通过FPGA初始化完成标志接口(14)、FPGA配置刷新成功标志接口(15)和FPGA工作状态标志接口(16)反馈FPGA状态信息给FPGA配置刷新模块(II)，FPGA配置刷新模块(II)的写FPGA配置数据接口(17)通过读PROM数据接口(7)从外部数据存储芯片读取配置数据(20)或刷新数据(21)，并传输给外部FPGA芯片的数据接口，完成FPGA的配置或刷新。

2.根据权利要求1所述的一种基于SRAM型FPGA配置、刷新一体化装置，其特征在于：所述的读PROM数据接口(7)为8位。

3.根据权利要求1所述的一种基于SRAM型FPGA配置、刷新一体化装置，其特征在于：所述的配置数据(20)和刷新数据(21)独立存储。

4.根据权利要求1所述的一种基于SRAM型FPGA配置、刷新一体化装置，其特征在于：所述的FPGA配置刷新模块(II)向FPGA写入配置数据(20)或刷新数据(21)的FPGA配置时钟接口(10)、FPGA配置片选接口(11)、FPGA配置读写选择接口(12)、FPGA初始化清零接口(13)、写FPGA配置数据接口(17)时序相同。

5.根据权利要求1所述的一种基于SRAM型FPGA配置、刷新一体化装置，其特征在于：所述的PROM读写模块(I)由actel公司的rt1020芯片和xilinx公司的xc17v16芯片串联组成。

6.根据权利要求1所述的一种基于SRAM型FPGA配置、刷新一体化装置，其特征在于：所述的FPGA配置刷新模块(II)由actel公司的rt1020f芯片和xilinx公司的xqr2v3000芯片串联组成。

7.根据权利要求1所述的一种基于SRAM型FPGA配置、刷新一体化装置，其特征在于：所述的控制模块(III)选actel公司的rt1020芯片。

8.根据权利要求1所述的一种基于SRAM型FPGA配置、刷新一体化装置，其特征在于：所述的电源模块(IV)选用gwinster公司的gpc-3030dn芯片。