[实用新型]一种B超机、及B超机的DSC电路

说明书

技术领域

本实用新型涉及B超机的结构设计领域，尤其涉及的是，一种B超机、及B超机的DSC电路。

背景技术

现有技术中使用的B超机，原理一般如图1所示，其包括：由探头501产生的微弱电信号进入低噪音前置放大电路502进行接收放大；放大后直接通过10Bit高速A/D电路503采样将模拟信号转换为数字信号进行全数字图象处理504；数字信号首先由数字波束形成电路514通过数字方法完成滤波、对数压缩、检波等处理合成完整的扫描线；扫描线通过数字扫描变换电路524(DSC电路)进行坐标转换和插补等处理变换成显示器可以显示的图象信号；图象信号然后送入图像显示505部分进行显示。

但是，现有技术中常用的B超机存在以下几点缺点：

一、如图2所述，常用的B超主机中，在B超主机的面板的DSC电路524部分，与可编程逻辑器件421连接的用于储字符数据、图像数据及二维插值数据是用六个存储器来实现的，分别为一个字符存储器422、一个图像存储器423、四个二维插值存储器424，这样会导致主机电路面板无法缩小，不利于B超机的小型化；

二、六个存储器，其控制电路复杂，必须更多的控制线连接，也不利于B超机的小型化；且同时使用六个存储器也会导致成本过高。

三、图1中，六个存储器同时工作时，电路功耗大。

因此，现有技术存在一定的缺陷，为了使B超机能够小型化，需对主机电路面板的结构进行一定的改进。

实用新型内容

本实用新型的目的在于提供一种B超机、及B超机的DSC电路，其DSC电路结构简单，成本低，功耗小，并且占用电路板的空间结构少，便于B超机的小型化设计。

本实用新型的技术方案如下：

一种单存储器的DSC电路，其用于B超机上，其中，包括一用于存储图像数据、字符数据、二维插值数据的存储器，以及一对该存储器进行读写控制的可编程逻辑器件。

所述的DSC电路，其中，所述可编程逻辑器件为FPGA。

所述的DSC电路，其中，所述FPGA为型号为CYCLONE22C20的FPGA。

所述的DSC电路，其中，所述存储器为SRAM。

所述的DSC电路，其中，所述SRAM为型号为IS61LV2568的SRAM。

一种B超机，包括DSC电路，其中，所述DSC电路包括一用于存储图像数据、字符数据、二维插值数据的存储器，以及一对该存储器进行读写控制的可编程逻辑器件。

所述的B超机，其中，所述可编程逻辑器件采用一片型号为CYCLONE22C20的FPGA；所述存储器采用一片型号为IS61LV2568的SRAM。

相对于现有技术，本实用新型所提供的DSC电路通过减少存储器数量，而降低了成本、缩减了电路板的体积，减少了功耗，能更好的应用于小型化的B超机上；并且通过利用低成本的FPGA及高速的SRAM来保证B超机的稳定性及高效性。

另外本实用新型的DSC电路只采用了一个存贮存器，这样减少了控制片区，减少了B超主机的控制线路，更加有利于B超机的小型化设计。

附图说明

图1是现有技术B超机电路原理图；

图2是现有技术B超机DSC电路局部结构示意图；

图3为本实用新型B超机的系统结构示意图；

图4是本实用新型一实施例B超机的DSC电路部分结构示意图。

具体实施方式

为使本实用新型的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本实用新型做进一步详细说明。

本实用新型实施例所提供的一种便携式B超机，如图3所示，其包括主机100、探头501，所述探头501与所述主机100连接，所述主机100包括DSC电路110。B超机的其他常规结构和单元部分不在此详细说明。