[实用新型]一种高速率并行的误码仪

说明书

技术领域

本实用新型涉及高速通信领域中一种误码测试仪，更具体地说，是涉及一种用于检测高速通信系统性能的误码检测仪，属于数字通信技术领域。

背景技术

在数字通信系统的性能检测中，通常使用误码监测仪对其误码性能进行检测。随着通信技术的不断发展，传输速率越来越高，需要使用高速误码测试仪。目前，已经开发出若干测试高速信号的误码测试仪。这些仪表的误码测试部分一般都采用具有误码测试功能的专用芯片或可编程逻辑器件完成。

其一，采用具有误码测试功能的专用芯片的方法电路实现比较简单，稳定性高，但是存在下列缺陷：a、所用的专用芯片种类较少，而且价格高昂；b、其功能单一、扩展不灵活、速率提高不方便，因而很难满足客户的多样化要求；c、由于一次只能测试一路信号，使用效率低，如需提高效率，只能增加仪表数量，从而增加成本；d、很难实现多路的信号的同步，更加不能实现并行信号的产生和测试。

其二，部分误码仪采用可编程逻辑器件(简称CPLD)。CPLD是近年来发展起来的一种高性能可编程数字器件，是作为集成电路领域中的一种半定制集成电路，既解决了定制电路的不足，又可以以高度并行的方式获得极高的性能。该误码仪采用可编程门阵列来实现伪随机码序列的发送、接收和误码检测计数，从而实现误码检测。但是这些器件的输出输入接口带宽很低，只能测试155Mbps的串行信号，而且端口数少，只能做单个误码仪，成本高，效率低，不能做并行误码仪；而且这种误码仪还需要一个处理器来实现人机界面和外部通信功能，增加了外部电路的复杂度和成本。

为了提高生产效率，降低生产成本，这就需要一种新的高速率并行的误码仪。

发明内容

本实用新型针对现有技术中的误码仪通道少，速率低，而提供一种成本较低的多通道高速率并行的误码仪。

为了实现上述目的，本实用新型提供一种高速率并行的误码仪，检测待测设备的误码率，所述误码仪包括计算机处理设备、现场可编程阵列芯片以及本地时钟生成设备，其特征在于：所述计算机处理设备通过串口接口，与现场可编程阵列芯片连接配置测试速率及并行测试口数目；现场可编程阵列芯片反馈接收的误码信息，处理后借由计算机处理设备的显示器显示结果，所述本地时钟生成设备输入时钟频率，现场可编程阵列芯片做倍数合成后输出。

其中，较佳方案：所述本地时钟生成设备，和外围硬件电路连接调整输出频率。

其中，较佳方案：所述现场可编程阵列芯片包括：通信接口模块，软核控制模块，时钟生成模块，N个码型产生及误码检测模块，其中，所述通信接口模块通过串口接口与计算机处理设备进行双向通信连接；所述码型产生及误码检测模块产生测试码型数据并将所测试码型数据传输至待检测的设备；所述检测设备输出的反馈码型数据传输至码型产生及误码检测模块；所述软核控制模块通过通信接口模块接收计算机处理设备的写入命令控制时钟合成模块的频率倍数、控制码型产生与误码检测模块的码型数据产生及发送以及接收、处理码型数据产生及误码检测模块的误码检测信息后返回计算机处理设备，借由计算机处理设备显示误码测试结果。

其中，较佳方案：所述码型产生及误码检测模块包括使能选择器、控制单元、码型发生器、输出缓冲器、误码计数器、误码检测器以及接收判决电路，其中，所述软核控制模块控制连接使能选择器而控制码型产生及误码检测模块的并行数量，时钟信号输入所述码型发生器，所述码型发生器产生码型数据输出至输出缓冲器；所述控制单元根据时钟信号频率判断码型发生器选择输出的码型数据类型；所述输出缓冲器输出信号至待测设备；待测设备接收所述输入信号；所述接收判决电路处理所述输入信号输出至误码检测器；所述误码计数器统计出误码数量反馈至控制单元；所述软核控制模块接收所述误码数量进行处理。

其中，较佳方案：所述码型数据可为PRBS23伪随机码、PRBS31伪随机码中一种。

其中，较佳方案：所述时钟合成模块，将本地时钟生成设备输入的时钟频率，做倍数合成后输出给各路并行码型产生及误码检测模块。

其中，较佳方案：所述误码仪可选择从1.25Gbps到10Gbps的多速率测试。

本实用新型的优点在于：

1、本实用新型一种高速率并行的误码仪，可适应多速率，高速率的误码测试。

2、本实用新型采用现场可编程阵列FPGA芯片以及FPGA内部软核控制，无需另外使用单片机控制，其高度集成性使其具有体积小、携带方便、亦适用于工程现场测试等优点。

附图说明

下面接合附图对本实用新型的实施方法进一步说明：