[实用新型]图象处理和压缩编码及远程监测实验设备无效
申请号: | 200920235340.7 | 申请日: | 2009-10-19 |
公开(公告)号: | CN201584074U | 公开(公告)日: | 2010-09-15 |
发明(设计)人: | 王慧斌;刘超颖;张丽丽;吴学文 | 申请(专利权)人: | 河海大学 |
主分类号: | G09B19/00 | 分类号: | G09B19/00;H04N7/26 |
代理公司: | 南京经纬专利商标代理有限公司 32200 | 代理人: | 许方 |
地址: | 210098*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 图象处理 压缩 编码 远程 监测 实验 设备 | ||
1.一种图象处理和压缩编码及远程监测实验设备,其特征在于包括同步监测管理网络平台、数据分析与通信平台、监控终端和n路结构相同的监测与实验支路,其中同步监测管理网络平台包括二个一级以太网交换机和n+1个二级以太网交换机,数据分析与通信平台由实验数据分析与实时控制代理主机串接第一通用无线分组通信装置构成,监控终端由中心控制主机串接第二通用无线分组通信装置构成,每条监测与实验支路都由同步监测通信及控制装置依次串接视频处理实验箱、云台控制系统构成,二个一级以太网交换机通过万维网连接,第一一级以太网交换机分别与n+1个二级以太网交换机级联,第一至第n个二级以太网交换机分别与n个同步监测通信及控制装置的网络接口连接,第n+1个二级以太网交换机与实验数据分析与实时控制代理主机的网络接口连接,第二一级以太网交换机与中心控制主机的网络接口连接,第一、第二通用无线分组通信装置通过GSM网络通信,其中n为自然数。
2.一种图象处理和压缩编码及远程监测实验设备,其特征在于包括同步监测管理网络平台、数据分析与通信平台、移动终端和n路结构相同的监测与实验支路,其中同步监测管理网络平台包括第一一级以太网交换机和n+1个二级以太网交换机,数据分析与通信平台由实验数据分析与实时控制代理主机串接第一通用无线分组通信装置构成,每条监测与实验支路都由同步监测通信及控制装置串接视频处理实验箱、云台控制系统构成,第一一级以太网交换机分别与n+1个二级以太网交换机级联,第一至第n个二级以太网交换机分别与n个同步监测通信及控制装置的网络接口连接,第n+1个二级以太网交换机与实验数据分析与实时控制代理主机的网络接口连接,移动终端通过GSM网络与第一通用无线分组通信装置通信,其中n为自然数。
3.根据权利要求1或2所述的图象处理和压缩编码及远程监测实验设备,其特征在于所述云台控制系统包括RS485通信接口电路、云台控制解码器、云台控制电路、镜头控制电路和辅助控制电路,其中云台控制解码器包括译码器、微处理器、报警探头接口、云台驱动电路、镜头驱动电路和辅助驱动电路,RS485通信接口电路分别与视频处理实验箱和译码器双向通信连接,微处理器分别与译码器和报警探头接口双向通信连接,微处理器的输出端分别串接云台驱动电路、镜头驱动电路和辅助驱动电路后分别对应接云台控制电路、镜头控制电路和辅助控制电路的输入端。
4.根据权利要求1或2所述的图象处理和压缩编码及远程监测实验设备,其特征在于所述同步监测通信及控制装置包括微处理器、网卡、PCI芯片、可编程逻辑器、总线存储器、外部扩展存储器、配置存储器、锁存器和串口电平转换芯片,其中微处理器的T1脚接总线存储器的SCL脚,微处理器的INT1脚接总线存储器的SDA脚;微处理器的TXD脚接串口电平转换芯片T1IN脚,微处理器的RXD脚接串口电平转换芯片的R1OUT脚;微处理器的P1.0脚接PCI芯片的LW/R脚,微处理器的P1.1脚接PCI芯片的READY脚,微处理器的P1.2脚接PCI芯片的ADS脚,微处理器的P1.3脚接PCI芯片的BLAST脚;微处理器的AD(0~7)脚分别同锁存器的D(0~7)脚、网卡的MD(0~7)脚及可编程逻辑器的输入输出IO(0~7)脚相连接;微处理器的A(8~14)脚分别同外部扩展存储器的A(8~14)脚及可编程逻辑器的输入输出IO(8~14)脚连接,微处理器的A15脚同外部扩展存储器的CE脚相连接,微处理器的RD脚同外部扩展存储器的OE脚相连接,微处理器的WR脚外部扩展存储器的WE脚相连接;微处理器的T0脚同网卡的RST脚及PCI芯片的RST脚相连接;锁存器的Q(0~7)脚同外部扩展存储器的A(0~7)脚相连接;可编程逻辑器的输入输出IO(15~46)脚同PCI芯片的LD[31:0]脚相连接;可编程逻辑器的输入输出IO(47~76)脚同PCI芯片的LA[31:2]脚相连接,可编程逻辑器的输入输出IO(77~80)脚同PCI芯片的LBE[3:0]脚相连接;配置存储器的SK脚同PCI芯片的EESK脚相连接,配置存储器的DO脚同PCI芯片的EEDO脚相连接,配置存储器的DI脚同PCI芯片的EEDI脚相连接,配置存储器的CS脚同PCI芯片的EECS脚相连接;PCI芯片的AD(0~31)脚同网卡的AD(0~31)脚相连接,PCI芯片的C/BE[3:0]脚同网卡的C/BE[3:0]脚相连接,PCI芯片的FRAME脚同网卡的FRAME脚相连接,PCI芯片的IRDY脚同网卡的IRDY脚相连接,PCI芯片的TRDY脚同网卡的TRDY脚相连接,PCI芯片的IDSEL脚同网卡的IDSEL脚相连接,PCI芯片的INTA脚同网卡的INTA脚相连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于河海大学,未经河海大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200920235340.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种电水壶
- 下一篇:高速列车的压力波保护系统