[实用新型]正余弦编码器精度补偿装置

权利要求书

1.一种正余弦编码器精度补偿装置，包括：

差补周期产生模块，用于产生启动脉冲信号和整个装置运行的周期时序；

正余弦数据采样和计算模块，用于接收编码器输出的两路正余弦信号，并对这两路正余弦信号的电压值进行A/D转换，已获得这个两路正余弦信号的电压值所对应的数字量，后对采样获得的两路正余弦信号的电压值的数字量进行除法的操作；

整周期计算模块，用于对编码器输入的正余弦信号进行整周期的计数；

查表模块，用于将正余弦数据采样和计算模块处理后的数据，同查表模块内储存的两路正余弦波电压值数字量的除法值所对应细分值的数据表进行比较，以此获取细分值；

输出模式选择模块，用于根据输入的指令进行输出模式的切换工作，当选择脉冲输出模式时，本模块将求和模块最终得到的加法的结果传递给脉冲输出模块；同样当选择绝对值输出模式时，本模块将求和模块最终得到的加法的结果传递给绝对值输出模块；

脉冲模式输出模块，用于对输出模式选择模块输入的根据加法结果确定的脉冲数以脉冲的形式输出；

绝对值输出模块，用于对输出模式选择模块输入的根据加法结果确定的脉冲数以数据的形式直接输出；

其特征在于还包括：误差表存放模块，用于存储正余弦输出型编码器一周任意点的误差值；

求和模块，用于将查表模块查出的当前正余弦信号的细分值相对误差表存放模块的误差值直接或误差值计算后进行累加的补偿值，与整周期计数模块所得到的编码器输入整周期正余弦信号个数乘以当前的细分倍数后的结果进行加法操作；

所述正余弦数据采样和计算模块及周期计算模块同编码器相连接进行同步采样，所述正余弦数据采样和计算模块同整周期计算模块相连接向其发送同步信号；所述差补周期产生模块同正余弦数据采样和计算模块相连接向其发送启动脉冲信号，所述正余弦数据采样和计算模块同查表模块相连接；所述整周期计算模块将计录编码器输入的整周期正余弦信号的个数发送到与其连接的求和模块中；所述求和模块将与其连接的查表模块查出的当前正余弦信号的细分值，经与求和模块相连接的误差表存放模块的误差值进行累加后的补偿值同整周期计算模块发送过来的输入整周期正余弦信号个数乘以当前的细分倍数值进行求和后，发送到与其连接的输出模式选择模块上，经输出模式选择模块的选择后，由脉冲模式输出模块以方波的形式输出或由绝对值输出模块以数据形式直接输出。

2.根据权利要求1所述的正余弦编码器精度补偿装置，其特征在于还包括单圈整周期计数模块同求和模块相连接，用于对正余弦信号的整周期计数操作但当编码器过零点时将该模块的计数值进行清零。

3.根据权利要求1或2所述的正余弦编码器精度补偿装置，其特征在于上述各组成模块都集成在现场可编程门阵列FPGA中。