[实用新型]解混合自动重传实现装置

说明书

技术领域

本实用新型涉及通讯领域，尤其涉及一种解混合自动重传实现装置。

背景技术

在第三代合作伙伴计划(3rd Generation Partnership Project，简称为3GPP)TS 25.212中，规定了发送方向混合自动重传(Hybrid Automatic RepeatreQuest，简称为HARQ)的处理流程，主要包括比特分离、第一次速率匹配、第二次速率匹配和比特收集。

根据协议规定，将编码后的数据分为系统比特、第一路校验比特和第二路校验比特，然后对三路数据分别进行第一次速率匹配、第二次速率匹配、比特收集。在比特收集中数据的顺序是首先对系统比特按照协议的规定位置写入，然后对第二路校验比特和第一路校验比特一次性按照协议规定写入。

在现有技术中，对于接收方向的去HARQ处理，参考图1，首先进行解第二次速率匹配，在解第二次速率匹配做完之后直接指示rm2_over信号，这时第一次速率匹配就可以开始工作了，但是，这种两次解速率匹配分别进行处理的方式浪费了处理时间，降低了效率。

实用新型内容

本实用新型的主要目的在于提供一种解混合自动重传实现装置，以解决现有技术中解HARQ处理效率较低的问题。

本实用新型提供的解混合自动重传实现装置包括：去比特收集模块，用于对接收数据串行进行比特分离处理，分别读取系统比特、第二路校验比特、第一路校验比特；去打孔速率匹配模块，用于进行数据打孔位置的位置识别，并对打孔的数据进行补0操作；去重复速率匹配模块，用于进行数据重复位置的位置识别，并对重复的数据进行累加处理；控制模块，用于控制去比特收集模块进行比特分离处理，并分别调用打孔去速率匹配模块和重复去速率匹配模块对系统比特、第二路校验比特、第一路校验比特进行去速率匹配处理。

并且，该装置进一步包括：存储器，用于存储经过去打孔速率匹配模块和去重复速率匹配模块处理后的数据。

其中，控制模块进一步包括：第一解速率匹配控制模块，用于调用去打孔速率匹配模块对当前数据进行补0操作；第二解速率匹配控制模块，用于调用去打孔速率匹配模块对当前数据进行补0操作以及调用去重复速率匹配模块对当前数据进行累加操作；其中，第二解速率匹配控制模块根据来自第一解速率匹配控制模块的使能信号进行操作。

并且，控制模块检测到去系统比特收集起始信号，控制去比特收集模块进行比特分离处理。

其中，去比特收集模块进一步包括：系统比特去收集模块，用于对接收数据进行系统比特的去收集操作得到系统比特；第二路校验比特去收集模块，用于对校验比特中的偶数比特进行读取得到第二路校验比特；第一路校验比特去收集模块，用于对校验比特中的奇数比特进行读取得到第一路校验比特。

根据本实用新型的上述技术方案，通过把解第一次速率匹配和解第二次速率匹配同时实现，节约了处理时间，提高了处理效率。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1为根据现有技术的解HARQ的示意图；

图2是根据本实用新型实施例的解HARQ的实现装置的结构框图；

图3是根据本实用新型实施例的去比特收集的流程图；

图4是根据本实用新型实施例的解HARQ的示意图；

图5是根据本实用新型实施例的两次解速率匹配控制模块之间的关系示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，以下结合附图及具体实施例，对本实用新型作进一步地详细说明。

根据本实用新型的实施例，提出了一种解混合自动重传实现装置。

图2是根据本实用新型实施例的解混合自动重传的实现装置的结构框图，如图2所示，该装置包括：去比特收集模块10，去打孔速率匹配模块20，去重复速率匹配模块30，控制模块40。

去比特收集模块10，用于对接收数据串行进行比特分离处理，分别读取系统比特、第二路校验比特、第一路校验比特。

去打孔速率匹配模块20，用于根据控制模块40提供的e_plus，e_minus，e_ini等参数进行数据打孔位置的位置识别，将打孔位置反馈到控制模块40。去打孔速率匹配模块20完成在打孔速率匹配模式下的去速率匹配操作，对打孔的数据进行补0操作，将数据量恢复到第一次去速率匹配前的数据量。如果是新数据，则进行补零操作；如果是重传的数据，则不进行任何操作。