[实用新型]飞速舍入装置无效
| 申请号： | 200920274905.2 | 申请日： | 2009-12-31 |
| 公开（公告）号： | CN201654761U | 公开（公告）日： | 2010-11-24 |
| 发明（设计）人： | 高德远;姚涛;樊晓桠;张盛兵;王党辉;魏廷存;黄小平;张萌;郑然 | 申请（专利权）人： | 西北工业大学 |
| 主分类号： | G06F7/57 | 分类号： | G06F7/57 |
| 代理公司： | 西北工业大学专利中心 61204 | 代理人： | 黄毅新 |
| 地址： | 710072 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 飞速 装置 | ||
【权利要求书】：
1.一种飞速舍入装置，包括寄存器，其特征在于：还包括寄存器文件、寄存器更新电路、余数网络电路、拼接电路、选商器以及舍入判断电路；寄存器文件包括六个m2位宽的寄存器：第一寄存器，第二寄存器，第三寄存器，第四寄存器，第五寄存器，第六寄存器；五个1位宽的标记寄存器：第七寄存器，第八寄存器，第九寄存器，第十寄存器，第十一寄存器；二个m1位宽的寄存器：第十二寄存器和第十三寄存器；寄存器位宽为n，则有m1+m2＝n+3，且有m2＝2+log2a，a是大于1的常数；在每拍迭代执行时，将迭代计算生成的qk+1和各寄存器值输入到寄存器更新电路，生成新的寄存器值，本拍结束时存入寄存器文件；拼接电路根据寄存器文件中各寄存器的值，产生6个可能的结果；在迭代结束后，由余数网络电路产生矫正信号，舍入判断电路生成向上舍入信号，将矫正信号和向上舍入信号作为控制信号送入选商器，由选商器选择出最后的商结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西北工业大学，未经西北工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200920274905.2/1.html，转载请声明来源钻瓜专利网。
