[实用新型]一种LED数字电子钟

说明书

技术领域

本实用新型属于电子技术领域，具体涉及一种LED数字电子钟。

背景技术

现有市场上的LED数字电子钟，使用cmos集成线路搭成，由于使用芯片多，且采用专用时钟片，其工作电流较大，所以不易保护电源，停电时，时钟将会停止运行，影响时间的准确性。若使用电子表芯改装，生产工艺性差，不易大量生产，如使用计算机线路专用芯片，一是成本较高，二是仍需加一些抗干扰措施，才能保证时钟可靠运行。

发明内容

本实用新型的目的是提供一种LED数字电子钟，可靠性高，节能，全自动进位。

本实用新型所采用的技术方案是：一种LED数字电子钟，包括秒信号发生器电路和与之连接数字钟电路；数字钟电路包括数码管电路，译码驱动电路，时间计数器电路，晶体振荡器电路和分频器电路；数码管电路的输出端与译码驱动电路的输入端连接，译码驱动电路的输出端与时间计数器电路的输入端连接，晶体振荡器电路的输出端与分频器电路的输入端连接，分频器电路的输出端与译码驱动电路的输入端连接。

本实用新型的有益效果是，具有秒、分、时、星期显示，全部自动进位；且成本低，可靠性高。

附图说明

图1是本实用新型数字钟电路结构原理框图；

图2是本实用新型的电路原理图。

图中，1.晶体振荡器电路，2.分频器电路，3.译码驱动电路，4.时间计数器电路，5.数码管电路。

具体实施方式

下面结合附图和具体实施方式对本实用新型进行详细说明。

本实用新型提供一种LED数字钟是由秒信号发生器电路和数字钟主电路两大部分构成。数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。本电路的秒信号发生器采用的是高精度的石英晶体作参考源，所以使输出的1Hz信号精度得以保证。

秒信号发生器电路中的IC1(CD4060)的32768Hz的振荡源经14级分频后在输出端3脚(Q14)上得到1/2s脉冲并送入由IC2(CD4040)构成的分频器电路2，分频后在输出端IC2的9脚上得到秒基准脉冲。

如图1所示，数字钟是由晶体振荡器电路1、分频器电路2、时间计数器电路4、译码驱动电路3、数码管电路5。数码管电路5的输出端与译码驱动电路3的输入端连接，译码驱动电路3的输出端与时间计数器电路4的输入端连接，晶体振荡器电路1的输出端与分频器电路2的输入端连接，分频器电路2的输出端与译码驱动电路3的输入端连接。

如图2所示，晶体振荡器电路1是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。电路输出为方波的数字式晶体振荡电路，这个电路中将振荡器输出的近似于正弦波的波形转换为较理想的方波，输出反馈电阻R₁为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C₁、C₂与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能，频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。通常，数字钟的晶体振荡器电路1输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器电路2是时间计数器电路4，一般采用多级2进制计数器来实现。例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768(215)，即实现该分频功能的计数器相当于15极2进制计数器。本电路中采用CD4060来构成分频电路，CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为1HZ。

时间计数器电路4有时计数，分计数和秒计数等几个部分。时计数器电路4一般为12进制计数器计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。一般采用10进制计数器来实现时间计数单元的计数功能。