[发明专利]存储器系统

说明书

技术领域

本发明涉及一种包括非易失性半导体存储器的存储器系统。

背景技术

作为在计算机系统中使用的外部存储装置，安装有诸如NAND型闪速 存储器的非易失性半导体存储器的SSD(固态驱动器)引人注目。与磁盘 装置相比，闪速存储器具有诸如速度高和重量轻的优点。

SSD包括：多个闪速存储器芯片；控制器，其响应于来自主机设备的 请求而执行对各个闪速存储器芯片的读取/写入控制；缓冲存储器，其用于 执行在各个闪速存储器芯片与主机设备之间的数据传送；电源电路；以及 与主机设备的连接接口(参见例如专利文件1)。

非易失性半导体存储器的实例包括其中擦除、写入和读出的单位固定 的非易失性半导体存储器，例如在存储数据时一次以块为单位擦除数据然 后执行写入的非易失性半导体存储器，以及以与NAND型闪速存储器相同 的方式以页为单位执行写入和读出的非易失性半导体存储器。

另一方面，这样的单位被称为扇区，该单位用于诸如个人计算机的主 机设备，以将数据写入诸如硬盘的次级存储装置以及从中读出数据。扇区 独立于半导体存储装置的擦除、写入和读出的单位而设定。

例如，尽管非易失性半导体存储器的块的大小(块大小)为512kB且 其页的大小(页大小)为4kB，但主机设备的扇区的大小(扇区大小)被 设定为512B。

以此方式，非易失性半导体存储器的擦除、写入和读出的单位可大于 主机设备的写入和读出的单位。

因此，当通过使用非易失性半导体存储器来配置个人计算机的次级存 储器装置(例如硬盘)时，有必要通过使大小适应于非易失性半导体存储 器的块大小和页大小，写入来自作为主机设备的个人计算机的具有小尺寸 的数据。

通过诸如个人计算机的主机设备而记录的数据既具有时间局域性，也 具有空间局域性(例如，参见非专利文件1)。因此，当记录数据时，如 果数据被直接记录在从外部指定的地址中，则重写(即，擦除处理)在时 间上集中在特定的区域中，并且擦除次数的偏差增大。因此，在NAND型 闪速存储器中，执行用于使数据更新区段均等地分布的被称为磨损均化 (wear leveling)的处理。

在磨损均化处理中，例如，由主机设备指定的逻辑地址被转译为其中 数据更新区段均等地分布的非易失性半导体存储器的物理地址。

另一方面，当由擦除错误和程序错误(写入失败)后验地产生因为大 量的错误等而不能用作存储区的坏块时，有必要避开这些坏块对NAND闪 速存储器进行存取。

以这种方式，在包括NAND闪速存储器的存储器系统中，控制是非常 复杂的，这是因为除了执行地址转译，还有必要以块单位执行管理，以处 理诸如坏块管理的各种现象。很难有效地执行这样的块管理。

[专利文件1]日本专利No.3688835

[非专利文件1]David A.Patterson以及John L.Hennessy， “Computer Organization and Design：The Hardware/Software Interface”， Morgan Kaufmann Pub，2004/8/31

发明内容

根据本发明实施例的一种存储器系统包括：

非易失性半导体存储器，其包括多个并行操作元件，所述多个并行操 作元件分别具有多个物理块作为数据擦除的单位；

高速缓冲存储器，其被配置在主机设备与所述非易失性半导体存储器 之间；

控制器，其并行驱动所述并行操作元件，并通过所述高速缓冲存储器 而执行在所述非易失性半导体存储器与所述主机设备之间的数据传送；

第一管理表，其具有在并行驱动的所述物理块和与所述物理块相关联 的逻辑块之间的对应关系；

第二管理表，其具有在以扇区单位从所述主机设备输入的LBA逻辑地 址与所述逻辑块之间的对应关系，其中

所述控制器包括：

第一控制单元，当发生与在所述物理块和所述逻辑块之间的对应 关系的改变有关的第一事件时，所述第一控制单元基于所述第一管理表执 行与所述第一事件对应的处理，并更新所述第一管理表；以及