[发明专利]用于执行硬件仿真和验证解决方案的方法和装置

说明书

技术领域

本发明总体上涉及硬件设计和验证。更具体地，本发明涉及用于执行硬件仿真和验证解决方案的方法和装置。

背景技术

设计和验证工具的发展使计算技术的迅速发展成为可能，因为没有这样的工具将几乎不可能设计和验证在当今的计算设备中司空见惯的复杂集成电路。由于集成电路的尺寸和复杂性迅速地增加，非常需要找到用以改进硬件仿真和验证解决方案的性能的方法和装置。

遗憾的是，用于改进软件性能的传统技术并非总是有效的。例如，从头开始改写软件使得其可以并行执行是不切实际的，这是由改写这种复杂软件片段的高昂成本决定的。并行化编译器也可能无法改进性能，因为即使最精密的并行化编译器也常常无法在这种复杂的软件片段中利用并行化机会。另外，由于Amdahl定律，仅仅对软件的小部分进行并行化无法明显改进性能，并且如果不同的片段需要大量同步，则将软件分割成不同软件片段可能降低性能。

发明内容

本发明的一个实施方式提供用以在多处理器系统上执行硬件仿真和验证解决方案的系统和技术。具体而言，一个实施方式将硬件仿真和验证解决方案分割成不同模块，使这些模块可以并行执行，而无需在模块之间进行大量通信或者同步。

硬件仿真和验证解决方案可以分割为：用以对信号值的变更进行仿真的仿真内核；用以将信号值的变更存储在计算机可读存储介质上的值变更转储(VCD)模块；用以检查功能的功能覆盖模块；用以检查信号跳转的跳转覆盖模块；用以检查复杂行为的断言引擎；以及用以生成测试场景的测试台模块。本发明的实施方式可以在不同处理器上执行不同模块，从而改进性能。

附图说明

图1示出了根据本发明实施方式的集成电路的设计和制作中的各步骤。

图2示出了根据本发明实施方式的用于仿真和验证解决方案的工作流。

图3示出了根据本发明实施方式的多处理器系统。

图4给出了示出根据本发明实施方式的时隙中的不同事件区域的图示。

图5示出了根据本发明实施方式的可以用来执行仿真和验证系统的计算机系统。

图6给出了示出根据本发明实施方式的用于在多个处理器上执行包括仿真内核和值变更转储模块的硬件仿真和验证解决方案的过程的流程图。

图7给出了示出根据本发明实施方式的用于在多个处理器上执行包括仿真内核和功能覆盖模块的硬件解决方案和验证解决方案的过程的流程图。

图8给出了示出根据本发明实施方式的用于在多个处理器上执行包括仿真内核和跳转覆盖模块的硬件仿真和验证解决方案的过程的流程图。

图9给出了示出根据本发明实施方式的用于在多个处理器上执行包括仿真内核和断言引擎的硬件仿真和验证解决方案的过程的流程图。

图10给出了示出根据本发明一个实施方式的用于在多个处理器上执行包括仿真内核和测试台模块的硬件仿真和验证解决方案的过程的流程图。

具体实施方式

图1示出了根据本发明实施方式的在集成电路的设计和制作中的各个阶段。

该过程通常开始于产品构思(步骤100)，它是使用EDA软件设计工艺来实现的(步骤110)。一旦设计完成，通常对该设计进行流片(事件140)，并且对其进行制造过程(步骤150)以及封装和组装过程(步骤160)，以产生成品芯片(结果170)。

EDA软件设计过程(步骤110)包括步骤112-130，下文仅出于示例目的来描述这些步骤，并且并非意在限制本发明。例如，实际集成电路设计可能要求设计者按照不同于以下顺序的顺序来执行设计步骤。

系统设计(步骤112)：在这一步骤中，设计者描述他们想要实现的功能。设计者还可以执行假设(what-if)规划以完善功能、检查成本等。可以在这一阶段进行硬件-软件架构划分。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括ModelArchitect、System Studio和产品、

逻辑设计和功能验证(步骤114)：在这一阶段，编写用于系统中模块的VHDL或者Verilog代码，并且检查设计的功能准确性。具体而言，检查设计以保证它产生正确输出。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括Magellan^TM、ESP和产品。