[发明专利]层叠型陶瓷电子元器件的制造方法

说明书

技术领域

本发明涉及层叠型陶瓷电子元器件的制造方法，特别涉及利用所谓无 收缩工艺的层叠型陶瓷电子元器件的制造方法。

背景技术

作为层叠型陶瓷电子元器件的一个例子的多层陶瓷基板，具备多层层 叠的陶瓷层，并通常在其表面或内部形成导体图案。该导体图案有例如沿 陶瓷层的平面方向延伸的面内导体、和在厚度方向上贯通陶瓷层那样延伸 的层间连接导体(典型的是通孔导体)。

一般，这种多层陶瓷基板在其上搭载半导体器件或芯片层叠电容器等 表面安装型电子元器件，并将这些表面安装型电子元器件相互布线。另外， 在多层陶瓷基板中内置有电容或电感等无源元件，利用上述的面内导体或 层间连接导体构成这些无源元件，还根据需要，将各表面安装型电子元器 件和内置的无源元件相互连接。

为使多层陶瓷基板更加多功能化、高功能化、高性能化，需要高精度 且高密度地形成上述导体图案。

然而，为了得到多层陶瓷基板，必须对层叠了要成为陶瓷层的陶瓷生 坯的未烧结陶瓷层叠体进行烧成。在该烧成工序中，陶瓷生坯随着其中包 含的粘合剂的消失或陶瓷粉末的烧结而收缩，而收缩特别是在大面积的多 层陶瓷基板中难以在整块基板中均匀地产生，因此，在多层陶瓷基板的平 面方向上，有时会因收缩不均匀而产生尺寸误差，或整块多层陶瓷基板发 生翘曲或弯曲。

其结果是在导体图案中产生所不希望的变形或失真，更具体而言，有 可能会降低面内导体或层间连接导体的位置精度，或在面内导体或层间连 接导体中发生断线。这种产生在导体图案中的变形或失真是阻碍导体图案 高密度化的主要原因。

因此，例如日本专利第2554415号公报(专利文献1)中提出了在制造 多层陶瓷基板时应用实质上不发生多层陶瓷基板的平面方向上的烧成收缩 的方法，即所谓无收缩工艺。

在该无收缩工艺中，准备基材层用陶瓷生坯，该基材层用陶瓷生坯以 在Al₂O₃等陶瓷粉末中混合硼硅酸盐玻璃等玻璃粉末而得到的基材层用陶 瓷粉末为主要成分，并准备例如以Al₂O₃粉末为主要成分的约束层用陶瓷生 坯。然后，在基材层用陶瓷生坯中形成了面内导体或层间连接导体后，对 其进行层叠，从而制作未烧结陶瓷层叠体，接着，在该未烧结陶瓷层叠体 的上下两个主表面上配置约束层用陶瓷生坯，对其进行压接，从而制作出 构成带约束层的未烧结陶瓷层叠体的复合层叠体。

对由此得到的复合层叠体进行热处理，以除去各陶瓷生坯中包含的粘 合剂等有机成分，接着，在未烧结陶瓷层叠体的烧结温度、即基材层用陶 瓷粉末的烧结温度下对上述复合层叠体进行烧成。在该烧成工序中，约束 层中包含的Al₂O₃粉末实质上未被烧结，因此，约束层实质上未发生收缩， 从而使未烧结陶瓷层叠体的上下两个主表面受到约束力。由此，未烧结陶 瓷层叠体在平面方向上的收缩实质上被抑制，使未烧结陶瓷层叠体实质上 只在厚度方向上收缩。然后，在烧成工序后，通过除去由来自约束层的Al₂O₃形成的多孔层，取出成为多层陶瓷基板的烧结后的陶瓷层叠体。

根据上述无收缩工艺，在平面方向上，可维持层叠的基材层用陶瓷生 坯的尺寸精度，因而难以发生不均匀的变形，所以难以在导体图案中发生 所不希望的变形或失真，从而能够得到以高精度形成的、具有高可靠性的 导体图案的多层陶瓷基板。

然而，在无收缩工艺中，对于约束层的性质，存在如下所示要解决的 问题。

即，在无收缩工艺中，通过使约束层强力地约束未烧结陶瓷层叠体的 主表面来抑制未烧结陶瓷层叠体的收缩，从而能高精度地制作多层陶瓷基 板。另一方面，由约束层所产生的约束力越强，则在烧成工序后越难以除 去约束层。因此，约束层的一部分有可能会附着在多层陶瓷基板表面上的 例如导体上，在这种情况下，对该导体进行镀覆的性质或进行引线接合的 性质会产生问题。为了解决该问题，尽管已提出了强力的清洗装置，但是 对基板表面的损伤很大，还导致成本增加。