[发明专利]半导体元件

说明书

技术领域

本发明涉及半导体元件以及半导体晶片。

背景技术

碳化硅(SiC)是与硅(Si)相比带隙大的高硬度半导体材料，可应用于功率元件、抗环境元件、高温动作元件、高频元件等各种半导体装置中。尤其关注对开关元件及整流元件等功率元件的应用。采用了SiC的功率元件与Si功率元件相比具有能显著降低功率损失等的优点。

在采用SiC的功率元件中有代表性的开关元件是MOSFET以及MESFET。在这样的开关元件中，可通过对栅极电极施加的电压来开关有数A(安培)以上的漏极电流流动的接通状态和漏极电流为零的关断状态。另外，根据SiC在关断状态时可实现数百V以上的高耐压。例如在专利文献1中提出了采用SiC的纵型MOSFET的构造。

MOSFET及MESFET等功率元件一般采用SiC基板等半导体基板上所形成的半导体层来形成，并由多个单元(unit cell)构成。单元如专利文献1以及专利文献2所公开的那样，大多以X方向及与X方向垂直的Y方向二维地配置。这是为了使功率元件的电流密度尽量大。另外，在通过MOSFET、MESFET、IGBT、JFET等的栅极电极或基极电极控制沟道来对电流的导通/截止进行控制的功率元件中，优选将单元的尺寸抑制得尽量小，使每一单位面积的沟道宽度尽量大。由此，可增大全部单元的沟道宽度总和即实效沟道宽度，所以能够降低功率元件的导通电阻。

参照附图以纵型MOSFET为例对晶片状的半导体基板与单元的关系进行说明。图13(a)是半导体基板的示意平面图，图13(b)～(d)是表示半导体基板的一部分的示意放大平面图。

如图13(a)所示，半导体基板(以下，称为“半导体块状(bulk)基板”，与针对每个元件切断后的半导体基板相区别)100具有发射区域110这样的反复单位。发射区域110是与步进曝光装置(stepper)的1发射量相当的区域，其尺寸例如是15mm×15mm。在各发射区域110中如图13(b)所示有效地排列有多个半导体元件(这里为纵型MOSFET)130。半导体元件130的大小例如是3.5mm×3.5mm。这里，针对一个发射区域110，形成有分别在X以及Y方向上排列了4个的总共16个半导体元件130。另外，在邻接的元件区域130的边界区域形成有在影印工序的掩模对准中所使用的校准图案120。

如图13(c)所示，各半导体元件130具有源极焊盘1C以及栅极焊盘1G。在各半导体元件130的周边区域根据需要形成有保护环、保护带以及台面构造等能抑制半导体元件130周边的耐压下降的终端构造(未图示)。各半导体元件130如图13(d)所示由多个单元500构成。单元500並列排列在半导体元件130的源极焊盘1C下。虽未图示，各单元500的源极电极与源极焊盘1C电连接，栅极电极与栅极焊盘1G电连接。在此例中各单元500的平面形状是正方形，但也存在具有六边形等其它形状的情况。另外在此例中，单元500沿着Y方向进行排列，并且在X方向上分别偏移1/2间距(pitch)进行排列。此外，单元500还能够以矩阵状进行排列。

图14是例示一个单元500的示意顶视图。单元500如上所述由源极焊盘(也称为“上部布线电极”)1C覆盖。虽未图示，在上部布线电极1C的下方经由层间绝缘膜设置有源极电极。源极电极和上部布线电极1C经由形成在层间绝缘膜中的开口部电连接。源极电极具有在半导体层(未图示)上形成的接触区域15以及与位于其周围的源极区域(未图示)相接的导电面19s。另外，在层间绝缘膜的下方还形成有沟道层以及栅极电极。将沟 道层图案形成为具有例如用图示的线16e规定的正方形状的开口部，将栅极电极图案形成为具有用线18e规定的正方形状的开口部。另外，在现有的单元500中，一般，源极电极的导电面19s、接触区域15、栅极电极的开口部18e、沟道层的开口部16e以及单元500的形状都相似。因此，在图示例中，单元500具有正方形的平面形状，当其X方向以及Y方向的长度分别为xoc、yoc时xoc＝yoc。此外，下面详细地叙述现有单元500的剖面形状。

如上所述，为了确保实效沟道宽度优选将单元500的尺寸抑制得较小来提高集成度。但是，单元500的尺寸不能无限制地缩小，需要考虑用于形成半导体元件130的定位精度(也称为“掩模对准精度”)以及尺寸偏移来决定。