[发明专利]半导体器件

说明书

技术领域

本发明涉及在半导体器件中能使噪声电流减少的技术。

背景技术

近年来，在安装有LSI(Large Scale Integrated Circuit)的电子控制基板逐渐增加之中，LSI的工作频率的高次谐波成为传导、辐射噪声，影响其他设备的电磁干扰(EMI：Electro-Magnetic Interference)成为问题。

作为电子设备等产生的EMI的主要原因，可列举出LSI等内部电路的高速开关工作中产生的高频电流。在LSI内部产生的高频电流向电路基板传播，引起来自电路基板的辐射。另外，还有可能引起经由连接在电路基板上的连接器向布线或其他基板传播、辐射。针对该问题，提出了防止从LSI向电路基板传播高频电流的技术。

例如，专利文献1公开了利用如下构成来提高低通滤波器的效果，即：在安装LSI的电路基板中具备将电源端子与通孔电连接的第一电容器、第一电源布线、第二电源布线以及第二电容器，在预定频率范围内使电源布线的特性阻抗大小为电容器阻抗大小的三倍以上，而且使电源布线的长度在将20mm乘以电路基板的波长缩短率后的值以上且在将预定频率的上限频率的1/4波长乘以波长缩短率后的值以下。

另外，例如专利文献2公开了如下的半导体器件的构成：在布线基板上配设预定的布线，在形成有在接近该布线的位置上配置有电磁波遮断膜(金属箔)的布线基板、以及在半导体芯片的集成电路的面上配置绝缘膜，在该电磁波遮断膜上隔着绝缘膜配置导线，将该导线与半导体芯片的外部端子电连接，使用密封材料密封而成。根据该结构，能够实现由布线或者半导体封装内的导线产生的布线电感的减少和感应性串扰(cross talk)的减少。

对应于此，在非专利文献1中，作为抑制成为辐射的主要原因的以同相位流过电源布线/接地(GND)布线的高频电流(共模电流)的方法，提出了使印刷电路板的布线图案产生的寄生电感和电容适当平衡的方法。图12示出该方法的概要。

图12是表示电子设备中的共模电流产生的状况的示意图。图12的上层所示那样，电子设备由安装有半导体器件10的电路基板201、电源电缆202、电源203、以及基准接地101构成。将该构成电路分别等效电路化后的电路是图12的下层的图。

电路基板201用等效电路501表示，电源电缆202用等效电路502表示，电源203用等效电路503表示。在等效电路501内，使用具有噪声源500的半导体器件10的等效电路510、电路基板201的电源布线图案521和接地布线图案522分别相对于基准接地101具有的寄生电容531、532以及寄生电感来表示。另外，电源电缆202的等效电路502、电源203的等效电路503也同样地使用相对于基准接地101的寄生电容、寄生电感、以及电源布线/接地布线间的寄生电容来表示。

在该构成电路的等效电路中存在2个噪声电流环路。从半导体器件10漏出的噪声电流形成经由电路基板201的电源布线图案521的寄生电容531流过基准接地101的电源侧噪声电流环路402、和经由电路基板201的接地布线图案522的寄生电容532流过基准接地101的接地侧噪声电流环路403。以同相位流过电源布线/接地布线(GND布线)的高频电流即共模电流由这两个噪声电流的差产生。

两个噪声电流产生差值是由于两个噪声电流环路的阻抗存在差异的缘故，为了减少共模电流，控制噪声电流环路的寄生电容和基板布线图案的寄生电感、并使两个噪声电流环路的阻抗相匹配尤为重要。将其称为阻抗的平衡化。反之，将阻抗存在差值的状态表现为阻抗不平衡。在非专利文献1中，使电路基板的布线图案变化，控制寄生电容的值而使阻抗平衡化，从而抑制了共模电流。

另外，作为抑制共模电流的其他方法，专利文献3公开了如下技术，即：通过在接地层设置贯通的部分以使位于印刷电路板上所布线的通信线的下部，利用接近贯通部分而流过的两个环路电流产生方向相反的2个磁通，该2个磁通相互抵消，从而使共模电流的水平衰减。

专利文献1：日本特开2001-119110号公报

专利文献2：日本特开平11-220056号公报

专利文献3：日本特开2000-307205号公报

非专利文献1：电子信息通信学会论文杂志CVol.J89-C No.11pp.854-865

发明内容