[发明专利]提取高速缓存属性工具及其指令

说明书

技术领域

本发明涉及计算机系统，更具体地说，涉及计算机系统处理器指令功能。

背景技术

商标IBM是位于美国纽约阿蒙克的国际商业机器公司的注册商标。S/390、Z900和z990以及其他产品名称是国际商业机器公司或其他公司的注册商标或产品名。

从上世纪六十年代被称为IBMSystem 360的机器开始一直到现在，IBM开发了一种被称为“大型机”的体系结构，其操作原理通过描述可以在IBM发明家所发明的“大型机”指令实现上执行的指令阐述了机器体系结构，由于这种“大型机”指令实现对于改进“大型机”所表示的计算机器状态具有重大贡献(如多年来所称的收录在IBM的操作原理中的重要贡献)，因此被广泛采用。2007年4月出版的第六版“IBMz/ArchitecturePrinciples of Operation(IBMz/Architecture操作原理)”已成为出版的标准参考SA22-7832-05并被纳入IBMz9 mainframe sever(IBMz9大型机服务器)中。IBMz/ArchitecturePrinciples of Operation(IBMz/Architecture操作原理，出版号SA22-7832-05)在此全部引入作为参考。

参考图1A，其中示出了现有技术主计算机系统50的代表组件。如本领域公知的，计算机系统中也可以采用其他布置。代表性主计算机50包括一个或多个与主存储装置(计算机存储器2)通信的CPU 1以及到存储设备11和网络10的I/O接口以便与其他计算机或SAN等通信。CPU 1与具有架构的指令集以及架构的功能性的体系结构兼容。CPU 1可具有将程序地址(虚拟地址)转换为存储器的实地址的动态地址转换(DAT)3。DAT通常包括转换后备缓冲器(TLB)7，其用于对转换进行缓存以便对计算机存储器2块的后续访问没有地址转换延迟。通常在计算机存储器2和处理器1之间使用高速缓存9。高速缓存9可具有层次结构，其中较大的高速缓存可用于多个CPU，而较小、较快(较低级别)的高速缓存位于较大的高速缓存和每个CPU之间。在某些实施方式中，分割较低级别的高速缓存以针对指令取回和数据访问提供单独的低级别高速缓存。在一个实施例中，由指令取回单元4通过高速缓存9从存储器2取回指令。所述指令在指令解码单元(6)中进行解码并被分派到(在某些实施例中，与其他指令一起分派到)指令执行单元8。通常采用若干执行单元8，例如算术执行单元、浮点执行单元和分支指令执行单元。指令由执行单元执行，所述执行单元根据需要从指令指定的寄存器或存储器存取操作数。如果要访问的(加载或存储的)操作数来自存储器2，则通常由加载/存储单元5在被执行指令的控制下处理所述访问。指令可以在硬件电路或在内部微代码(固件)中执行，也可以通过这两者的组合来执行。

在图1B中，提供了仿真具有主机体系结构的主计算机系统50的现有技术的仿真的主计算机系统21的实例。在仿真的主计算机系统21中，主处理器(CPU)1为仿真的主处理器(或虚拟主处理器)且包括本机指令集体系结构不同于主计算机50的处理器1的指令集体系结构的仿真处理器27。仿真的主计算机系统21具有可由仿真处理器27访问的存储器22。在一个实例实施例中，存储器22被分为主计算机存储器2部分和仿真例程23部分。根据主计算机体系结构，主计算机存储器2可用于仿真的主计算机21的程序。仿真处理器27执行体系结构不同于仿真的处理器1的体系结构的架构指令集的本机指令(从仿真例程存储器23获取所述本机指令)，并且可通过使用从序列和访问/解码例程获取的一个或多个指令，从主计算机存储器2中的程序访问指令以便执行，所述序列和访问/解码例程可解码所访问的主机指令(多个)以确定用于仿真被访问的主机指令的功能的本机指令执行例程。其他针对主计算机系统50的体系结构定义的工具可以由架构的工具例程进行仿真，其中包括诸如通用寄存器、控制寄存器、动态地址转换和I/O子系统支持以及处理器高速缓存之类的工具。所述仿真例程还可利用仿真处理器207中的可用功能(例如通用寄存器和虚拟地址的动态转换)提高自身的性能。还可提供专用硬件和卸载引擎来帮助处理器27仿真主计算机50的功能。