[发明专利]混合波形有效
申请号: | 200980103226.1 | 申请日: | 2009-01-02 |
公开(公告)号: | CN101926092A | 公开(公告)日: | 2010-12-22 |
发明(设计)人: | 蒂莫西·约翰·牛顿 | 申请(专利权)人: | 剑桥硅无线电有限公司 |
主分类号: | H03K4/02 | 分类号: | H03K4/02;H03K23/68;H04B1/30;H04L27/12;H04L27/36 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 余刚;吴孟秋 |
地址: | 英国*** | 国省代码: | 英国;GB |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 混合 波形 | ||
技术领域
本发明涉及生成波形,并特别涉及生成适用于上变频或下变频信号的波形。这些信号可能是将要发射或已通过通信信道(诸如,无线电信道)接收的信号。
背景技术
图1是一种典型形式的无线电收发器的简化示图。该收发器包括天线1、接收链(receive chain)2、基带处理部3和发射链(transmitchain)4。
对于接收,在天线处接收的信号经带通滤波器5滤波,然后通过在混频器6、混频器7中与8、9处的本振信号混合来下变频,以在混频器的输出端形成I信号和Q信号。本振信号的相位彼此相差90°。本振信号是通过本地振荡器10生成的。控制本地振荡器,从而本振信号具有这样的频率,其使所接收信号的期望频率成分偏移到期望频带。由滤波器11、滤波器12对混频器的输出进行滤波以除去在期望频带之外的成分,滤波器的输出进而被提供给基带处理部3以便进一步处理,以根据信号恢复流量数据。基带处理部3执行的处理通常在数字域中进行。
对于发射,基带处理部3生成的数据信号被应用于混频器13、混频器14,在此该数据信号与来自本地振荡器17的I和Q本振信号15、本振信号16混合。其将数据信号上变频为期望的发射频率。混频器13、混频器14的输出由功率放大器18组合和放大,并被应用于天线1。
在发射链或接收链中还可以有附加步骤,例如,附加的滤波或放大步骤,或附加的混频级。本地振荡器10和本地振荡器17可由单个振荡器构成。在实践中,本地振荡器中一个或两个可能实际上并不包括振荡电路,而是可以由主振荡器时钟脉冲。然后本地振荡器可对主振荡器生成的信号执行处理(诸如,频率划分),以便以任何所需的频率生成其的输出信号。其具有许多优点。首先,可以要求本振信号从一个频率切换到另一频率,以便在不同频率上发射或接收。这可能必须快速发生,特别是在跳频系统中。通过使用主振荡器,主振荡器的频率可以精确稳定在单一值,从而增加精度。其次,如下面更详细描述的,这有助于避免振荡器牵引效应(pullingeffect,频率牵引效应)。
这种主振荡器频率必须仔细选择。一个重要因素是期望将主振荡器的输出会被电路中其他信号破坏的程度最小化。具体地,放大器18的输出具有相对高的功率并因此可能穿透整个电路。这可能影响主振信号的频谱纯度,特别是在本地振荡器18输出的信号具有主振荡器频率整数倍成分的情况下。为了减小该效果,主振荡器的频率通常被选择为显著高于所期望的本振荡器频率。然而,这会在所期望的本地振荡器频率已经非常高时引起问题。当所期望的发射频率在千兆赫兹范围内时,难于建立以远高于发射频率的频率工作并且还符合其他设计要求(低功耗和低电路面积使用)的高度精确的主振荡器。
减小这种振荡器牵引效应的另一个方法是以两步以上步骤将基带信号上变频至发射频率,从而主振荡器的频率可进一步远离功率放大器18的输出频谱。该方法具有以下缺点,其涉及增加的电路面积和增加的功耗。
因此,存在着对于上变频或下变频信号的改进机构的需求。
发明内容
根据本发明的一个方面,提供了一种用于信号发射器或接收器的本振电路,该电路包括:输入端,接收来自主振荡器的主振信号;以及信号处理电路,被配置为由主振信号时钟脉冲以生成本振信号,该信号处理电路使得本振信号在主振信号频率的任意整数倍处基本没有谐波含量。
信号处理电路可以被配置为以主振荡器信号频率的2/(2n+1)倍的频率生成本振信号,其中n为正整数。最优选地,n为1,因为对于期望的本振频率,其在最低主振频率的情况下满足所述关系。
本振信号可以具有梯形波(staircase wave)的形式,其的各个周期均包括2n+1个梯级,各个梯级在持续时间上均基本相等。所述梯形波可以在最大振幅A与最小振幅B之间变化。接下来,各个周期优选地包括基本处于最大振幅的梯级,基本处于最小振幅的梯级,以及基本处于各个中间振幅B+(A-B)×k/2n的梯级,其中0<k<n,且k为整数。
优选地,在主振信号转变时对于从一个梯级转变到另一梯级进行时钟脉冲。优选地,在主振信号连续转变时对于连续梯级的转变进行时钟脉冲。
优选地,电路包括:第一组逻辑元件,每个逻辑元件均用于形成逻辑信号,其中,逻辑信号在本振信号的各个梯级期间具有一个值,否则具有另一值;以及求和单元,求和逻辑信号以形成本振信号。逻辑信号的各个值在本振信号的各个梯级期间可以均与相应梯级的电平成等比例。
可以布置反馈环来比较主振信号和本振信号,并响应该比较来调整信号处理电路,从而改善本振信号中整数倍主振信号的清零。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于剑桥硅无线电有限公司,未经剑桥硅无线电有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200980103226.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:电池及电池的制造方法
- 下一篇:用于去屑加工的刀具及其基体和切削刀片