[发明专利]具有腔室处理与处理层等离子体放电以释放晶片的等离子体浸没离子注入工艺

说明书

技术领域

本发明有关于具有腔室处理与处理层等离子体放电以释放晶片的等离子体浸没离子注入工艺。

背景技术

等离子体浸没离子注入是通过产生包含欲注入在半导体晶片或工件中的离子物种的等离子体而执行。可使用位于反应器腔室顶板处的等离子体源，例如环形等离子体源，来产生等离子体。透过晶片支撑基座内部的绝缘阴极电极将非常高的射频偏压电压(例如，10kV至20kV)耦合至半导体晶片以提供足以在晶片表面下方达成所需的离子注入深度分布的离子能量。这类高偏压电压需要静电夹盘上相应的高直流静电晶片夹钳电压，以在等离子体浸没离子注入期间固持着晶片。高注入剂量率需要高等离子体离子密度，可使用在低腔室压力下操作的环形等离子体源达成高等离子体离子密度。所需的离子注入深度分布需要非常高的离子能量，可通过在晶片表面的等离子体鞘施加非常高的射频偏压电压来达成高离子能量。用在等离子体浸没离子注入中的工艺气体可为欲注入的掺杂剂物种的氟化物或氢化物。

在DRAM/快闪存储器制造中，必须将半导体掺杂剂物种注入至多晶硅(polysilicon)栅极电极中以增加其导电率。通过在薄栅极氧化物层上沉积非晶硅(amorphous silicon，或称不定形硅)，接着充分退火该晶片以将所沉积的硅由非晶态转换为多晶态而形成栅极电极。以此方式形成的多晶硅栅极层约为20nm至80nm厚。注入物种为提升硅中的p型半导率或n型半导率的物种，提升p型半导率的物种例如硼，提升n型半导率的物种则例如砷、磷及锑。等离子体浸没离子注入工艺必须实行足够的时间，以在多晶硅栅极层中达到所需的离子注入剂量，相当于介在100至1000欧姆/平方米(Ohm/sq)范围之间的电阻率。

多晶硅栅极电极必须保持无金属(例如，铝)污染。这类污染是由于腔室内部空间表面在等离子体浸没离子注入工艺期间的溅射作用所导致，而将金属原子引入面对栅极电极的等离子体环境中。

发明内容

本发明提供一种用于在等离子体反应器中以等离子体浸没离子注入方式连续注入多个半导体晶片的工艺。该工艺包含：以含硅处理层涂布包含晶片支撑表面在内的反应器内部空间表面，该含硅处理层具有一初始厚度，该初始厚度足以借着在腔室中维持沉积等离子体而避免厚度在连续多个晶片的等离子体浸没过程中减少至低于最小阈值(threshold thickness)。接着，惰性物种的等离子体在该腔室中维持足够时间以从该处理层及邻近该晶片的所有其他电介质表面(例如，陶瓷制成的工艺环)移除残留的静电荷。其后，对于该些连续多个晶片的每个晶片，将当前晶片引入该腔室中，且使离子注入等离子体在该腔室中维持足够时间以在晶片中实现所需的离子注入剂量。随后，从该反应器中移除该当前晶片，并且将该些连续多个晶片中的下一晶片引入该腔室中。在该些连续多个晶片已处理完毕后，更换该处理层。

在另一实施例中，可在更换处理层之前，处理更大数量的晶片。在此另一实施例中，在处理该连续多个晶片中的每个晶片之后执行下列步骤：在该处理层上沉积相应量的含硅处理材料，以补偿在腔室中处理该当前晶片期间所造成的处理层材料的部分损耗。射频放电步骤可紧接在前述步骤之后，在射频放电步骤中，使惰性物种等离子体在该腔室中维持足够时间，以在处理该些连续多个晶片的各个晶片之前，先从该处理层移除残留的静电荷。

附图说明

参照绘示于附图中的实施例来提供于上文扼要总结的本发明的更具体叙述，以达到且更详细了解本发明的示范实施例。须了解某些已为人所熟知的工艺并未在此处讨论以避免混淆本发明。

图1为用在一工艺实施例中的等离子体反应器简化图。

图2A及2B构成根据本发明实施例的工艺流程图。

图3A、3B、3C及3D组成根据本发明另一实施例的工艺流程图。

为了帮助了解，已尽可能地使用相同元件符号来标明各图中共用的相同元件。无需进一步详述的情况下，可预期一实施例中的元件及特征结构能有利地并入其他实施例中。不过，须注意附图仅绘示本发明的示范性实施例，且因此不应视为对本发明范围的限制，因为本发明可容许其他等效实施例。

具体实施方式