[发明专利]用于高速缓冲存储器线替代的系统和方法

说明书

技术领域

本文所揭示的发明性概念的实施例大体上涉及数据处理系统的领域。举例来说，本文所揭示的发明性概念的实施例涉及用于高速缓冲存储器线替代的系统和方法。

背景技术

在如今的许多计算系统中，存储器(例如，随机存取存储器)存储将由处理器用于计算指令的数据。举例来说，存储器可存储将由处理器相加的两个操作数，且存储来自所述两个操作数的求和的结果。因此，在实例中，处理器可存取存储器以读取所述两个操作数，且再次存取所述存储器以写入结果。

存储器可能具有比处理器慢的操作速度。因此，处理器在对存储器的存取期间可能等待。因此，在处理器可能闲置而等待对存储器的存取时，计算设备消耗功率和时间。为了增加计算系统的总体处理速度并减少功率消耗，可将具有比存储器快的操作速度的高速缓冲存储器耦合到处理器。所述高速缓冲存储器包括多个高速缓冲存储器线，其中每一高速缓冲存储器线可将数据的一部分存储在存储器中。

由于高速缓冲存储器比存储器快，因此可由处理器使用的数据被预加载到高速缓冲存储器的若干部分(例如，高速缓冲存储器线)中。因此，当处理器将检索用于处理的数据时，所述处理器存取高速缓冲存储器以获得所述数据。如果高速缓冲存储器不包括所述数据，那么存取存储器以获得所述数据。

随着更多数据被预加载到高速缓冲存储器中，先前存储的数据可被新计算或检索到的数据替代。因此，可存在经配置以确定填充和/或替代高速缓冲存储器线的顺序的系统。在常规处理器中，高速缓冲存储器的高速缓冲存储器线是按序使用的，其中一旦到达高速缓冲存储器的最后一个高速缓冲存储器线，处理器就返回到第一高速缓冲存储器线。处理器中可存在用以确定并指向将由所述处理器使用的下一高速缓冲存储器线的系统。一种此系统实施先入先出(FIFO)高速缓冲存储器替代策略，其中使指针递增以便循序地指向高速缓冲存储器的下一高速缓冲存储器线。

处理器可执行一程序以包括使高速缓冲存储器线无效的高速缓冲存储器维护指令。由于指令可使高速缓冲存储器线无效，因此在系统指向将借助处理器来替代的有效高速缓冲存储器线时，无效高速缓冲存储器线可存在于高速缓冲存储器中。因此，在实施FIFO替代策略的高速缓冲存储器中，当存在无效高速缓冲存储器线时，有效的高速缓冲存储器线可能通过加载操作而被替代。此方法中的一个问题在于，有效高速缓冲存储器线的减少可能要求处理器更频繁地存取存储器，从而导致功率消耗增加且计算速度减小。

发明内容

本发明描述一种用于确定要替代的高速缓冲存储器线的系统。在一个实施例中，所述系统包括高速缓冲存储器，所述高速缓冲存储器包含多个高速缓冲存储器线。所述系统进一步包括识别器，所述识别器经配置以识别要替代的高速缓冲存储器线。所述系统还包括控制逻辑，所述控制逻辑经配置以确定所述识别器的值，所述值选自增量器、高速缓冲存储器维护指令，或保持相同。

本文所揭示的一个或一个以上实施例的优点可包括省电和增加的处理器速度。

提到此说明性实施例不是为了限制或界定本文所揭示的发明性概念，而是为了提供实例以帮助其理解。在审阅整个申请案之后，本发明的其它方面、优点和特征将变得明显，申请案包括以下部分：附图说明、具体实施方式和权利要求书。

附图说明

当参看附图阅读以下具体实施方式时，会更好地理解本文所揭示的本发明的发明性概念的这些和其它特征、方面和优点，其中：

图1是说明用于确定要替代的高速缓冲存储器线的常规系统的现有技术示意图。

图2是说明用于确定要替代的高速缓冲存储器线的示范性系统的示意图，其中存在按索引使无效指令。

图3是说明用于确定要替代的高速缓冲存储器线的示范性系统的示意图，其中存在按索引使无效指令和按地址使无效指令。

图4是说明图2的示意图中所说明的系统的操作的示范性方法的流程图。

图5是说明图3的示意图中所说明的系统的操作的示范性方法的流程图。

图6是说明并入有可包括如图2到图3中所说明的高速缓冲存储器替代系统的数字信号处理器的实例便携式通信装置的总图。

图7是说明并入有可包括如图2到图3中所说明的高速缓冲存储器替代系统的数字信号处理器的实例蜂窝式电话的总图。

图8是说明并入有可包括如图2到图3中所说明的高速缓冲存储器替代系统的数字信号处理器的实例无线因特网协议电话的总图。

图9是说明并入有可包括如图2到图3中所说明的高速缓冲存储器替代系统的数字信号处理器的实例便携式数字助理的总图。