[发明专利]内部振荡器到外部频率参考的自动同步

权利要求书

1.一种集成电路装置，其具有被同步到外部频率参考的内部时钟振荡器，所述集成电路装置包括：

时钟振荡器；

计数器，其具有耦合到所述时钟振荡器的时钟输入，其中所述计数器对所述时钟振荡器的周期进行计数；

频率调整控制器，其具有计数输入、参考计数输入、外部频率参考输入、复位输出、频率递增输出(128)及频率递减输出；及

振荡器调谐电路，

所述振荡器调谐电路具有分别耦合到所述频率调整控制器的所述频率递增及递减输出的频率增加及减小输入；

所述振荡器调谐电路耦合到所述时钟振荡器，其中时钟振荡器频率由所述振荡器调谐电路确定；

其中所述频率调整控制器在参考频率周期完成时将来自所述计数器的所述计数与所述参考计数输入处的参考计数进行比较，所述参考频率周期来自耦合到所述频率调整控制器的所述外部频率参考输入的外部频率参考；

其中：

如果所述参考计数大于所述计数，那么所述频率调整控制器致使所述振荡器调谐电路增加所述时钟振荡器频率，

如果所述参考计数小于所述计数，那么所述频率调整控制器致使所述振荡器调谐电路减小所述时钟振荡器频率，

如果所述参考计数与所述计数大致相同，那么所述频率调整控制器不对所述振荡器调谐电路进行任何操作且所述时钟振荡器频率保持处于大致相同的频率下；且

此后所述频率调整控制器复位所述计数器计数。

2.根据权利要求1所述的集成电路装置，其进一步包括具有用于启用及停用其操作的停用输入的所述频率调整控制器。

3.根据权利要求2所述的集成电路装置，其进一步包括数字处理器。

4.根据权利要求3所述的集成电路装置，其中所述数字处理器耦合到所述频率调整控制器的所述停用输入且启用及停用所述频率调整控制器。

5.根据权利要求3所述的集成电路装置，其中所述数字处理器将所述参考计数提供到所述频率调整控制器。

6.根据权利要求3所述的集成电路装置，其中所述数字处理器选自由微控制器、微处理器、数字信号处理器(DSP)及可编程逻辑阵列(PLA)组成的群组。

7.根据权利要求1所述的集成电路装置，其中所述振荡器调谐电路包括增/减计数器及多个二进制加权电容器。

8.根据权利要求1所述的集成电路装置，其中所述频率调整控制器包括数字比较器。

9.根据权利要求1所述的集成电路装置，其中所述外部频率参考为晶体。

10.根据权利要求9所述的集成电路装置，其中所述晶体在约32.768kHz下操作且所述振荡器调谐电路在约8MHz下操作。

11.根据权利要求1所述的集成电路装置，其中所述时钟振荡器的频率大致大于所述外部频率参考的频率。

12.一种用于使时钟振荡器同步到外部频率参考的方法，所述方法包括以下步骤：

提供具有可调谐频率的时钟振荡器；

对所述时钟振荡器的发生于参考频率周期内的周期的数目进行计数；

将所述时钟振荡器的周期的所述所计数的数目与参考计数进行比较，其中，

如果所述时钟振荡器的周期的所述所计数的数目小于所述参考计数，那么增加所述时钟振荡器的所述可调谐频率，

如果所述时钟振荡器的周期的所述所计数的数目大于所述参考计数，那么减小所述时钟振荡器的所述可调谐频率，且

如果所述时钟振荡器的周期的所述所计数的数目与所述参考计数大致相同，那么保持所述时钟振荡器的当前可调谐频率。