[发明专利]OLED底板中TFT的Vt稳定

说明书

本申请是共同未决的于2007年6月20日提交的美国专利申请No.11/820,659的部分连续申请，其内容以引文方式并入。

技术领域

本发明涉及降低或消除薄膜晶体管(TFT)中的渐进阈值偏移。

背景技术

用在显示器装置中的有机发光二极管(OLED)底板具有由形成在底板上的薄膜晶体管(TFT)构成的像素。这些TFT通常由硒化镉(CdSe)、无定形硅、多晶硅、或碲(Te)构成。每个像素还包括一个或多个由发光材料构成的LED元件。实际工作时，每个LED元件由至少一个TFT驱动，所述TFT能够操作来选择性地对LED元件供电或停止供电，以使得LED元件选择性地发光或者不发光。

已经观察到TFT会受到称为渐进阈值偏移的现象的困扰，其中所述渐进阈值偏移由高能电子注入TFT的栅极绝缘体并且保留在栅极绝缘体中而导致。渐进阈值偏移所带来的一个问题是，对于给定量的TFT输入偏置，相应LED元件的光输出量降低。

发明内容

本发明公开了一种控制薄膜晶体管(TFT)电路来降低或消除其中一个或多个TFT上的渐进阈值偏移的方法。所述TFT电路包括第一晶体管，其漏极端子连接至第二晶体管的栅极端子，所述第二晶体管的漏极和源极端子连接至电源(Vcc)和LED元件的一端，LED元件的另一端连接至参考电压。所述方法包括：(a)对第一晶体管的源极端子施加第一电压；(b)对第一晶体管的栅极端子施加第二电压，所施加的第一和第二电压使得第一晶体管导通并且通过第一晶体管的源极和漏极端子将第一电压施加给第二晶体管的栅极端子，施加给第二晶体管的栅极端子的所述第一电压与通过LED元件耦接至第二晶体管的源极端子的参考电压共同作用使得第二晶体管不导通，其中Vcc不耦接至LED元件；以及(c)在第一预定时间周期之后，停止将第一电压施加至第二晶体管的栅极端子。

该方法还包括在第一晶体管的栅极和源极端子之间施加使得第一晶体管不导通的电压，使得第一晶体管中的渐进阈值偏移至少部分得到逆转。

权利要求1的方法，还包括：(d)对第一晶体管的源极端子施加第三电压；(e)对第一晶体管的栅极端子施加第四电压，所施加的第三电压和第四电压使得第一晶体管导通并且通过第一晶体管的源极和漏极端子将第三电压施加给第二晶体管的栅极端子，施加给第二晶体管的栅极端子的所述第三电压与通过LED元件耦接至第二晶体管的源极端子的参考电压共同作用使得第二晶体管导通，其中Vcc通过第二晶体管的漏极和源极端子耦接至所述LED元件；以及(f)在第二预定时间周期之后，停止将第三电压施加至第二晶体管的栅极端子。

参考电压可以是地电势。当第一、第二晶体管是n沟道晶体管时，第一电压可以是足以使得第二晶体管中的渐进阈值偏移至少部分得到逆转的负电压，第三电压可以是足以使得第二晶体管导通的正电压。

当第一和第二晶体管是p沟道晶体管时，第一电压可以是足以使得第二晶体管中的渐进阈值偏移至少部分得到逆转的负电压，第三电压可以是足以使得第二晶体管导通的负电压。

附图说明

图1A是拥有形成高分辨率有源矩阵底板的像素结构的阴影掩模沉积系统的示意图；

图1B是图1A所示阴影掩模沉积系统中单个沉积真空腔的放大视图；

图2是能够通过图1A所示阴影掩模沉积系统形成的有源矩阵底板的3×3子像素阵列的电路图，其中所述3×3阵列的2×2阵列限定了所述有源矩阵底板的像素。

具体实施方式

下面参照附图对本发明进行说明，其中相同的参考标号对应相同的元件。

参照图1A和图1B，用于形成诸如(不限于)高分辨率有源矩阵发光二极管(LED)显示器的电子装置的阴影掩模沉积系统2，包括多个连续排列的沉积真空腔4(如沉积真空腔4a-4x)。沉积真空腔4的数量和排列取决于任何需要用其形成的给定产品所需的沉积事件的数量。

在实验阴影掩模沉积系统2时，柔性基板6借助于包括发送卷盘8和收紧卷盘10的卷盘到卷盘机构平移通过连续排列的沉积真空腔4。

每个沉积真空腔都包括沉积源12、基板支撑14、掩模对准系统15、和复合阴影掩模16。例如，沉积真空腔4a包括沉积源12a、基板支撑14a、掩模对准系统15a、和复合阴影掩模16a；沉积真空腔4b包括沉积源12b、基板支撑14b、掩模对准系统15b、和复合阴影掩模16b；以及任意数量的沉积真空腔4都是如此。