[发明专利]包括嵌入倒装芯片的半导体管芯封装

说明书

相关申请的交叉参照

本申请与同日提交的题为“包括多个半导体管芯的半导体管芯封装(Semiconductor Die Package Including Multiple Semiconductor Dice)”的美国专利申请No.12/046,939(律师卷号No.018865-027900US)相关，该申请通用地通过引用全部结合于此。

背景技术

诸如蜂窝电话的便携式设备层出不穷。因此存在对具有更好散热性质的更小半导体管芯封装的需求。

小半导体管芯封装可能有用的一个特定区域是在电路中，该半导体管芯封装为包括D+/D-线路的连接提供过电压保护(OVP)。一家公司On Semi生产了包括该功能(Vbus(V总线)OVP功能)的半导体管芯封装。然而，它是双共面管芯封装。它不具有如本发明实施例的在堆叠双管芯封装中的D+/D-连接性检测功能。

本发明各实施例单独地和共同地解决上述问题及其它问题。

简述

本发明各实施例涉及半导体管芯封装及其制造方法。

本发明的一个实施例涉及一种半导体管芯封装。该半导体管芯封装包括引线框架结构、包括附连至引线框架结构的第一面的第一表面的第一半导体管芯、以及附连至引线框架结构的第二面的第二半导体管芯。该第二半导体管芯包括集成电路管芯。外壳材料在引线框架结构的至少一部分上形成，并保护该第一半导体管芯和第二半导体管芯。模制材料的外表面可与该半导体管芯的第一表面基本共面，且该第一表面可通过该模制材料暴露。

本发明的另一实施例涉及一种半导体管芯封装，该半导体管芯封装包括：包括功率晶体管的第一半导体管芯；以及包括集成电路的第二半导体管芯。第一半导体管芯被配置成检测USB设备。第一半导体管芯和第二半导体管芯被堆叠在该半导体管芯封装内。

本发明的另一实施例涉及一种方法，该方法包括：获取引线框架结构；将包括第一表面的第一半导体管芯附连至引线框架结构的第一面；以及将第二半导体管芯附连至引线框架结构的第二面。该第二半导体管芯包括集成电路管芯。该方法还包括在引线框架结构的至少一部分上形成外壳材料。在所形成的半导体管芯封装中，模制材料的外表面可与该半导体管芯的第一表面基本共面，且该第一表面可通过该模制材料暴露。

本发明的另一实施例涉及一种用于制造半导体管芯封装的方法。该方法包括：获取包括功率晶体管的第一半导体管芯；并将包括集成电路的第二半导体管芯堆叠在第一半导体管芯上，该第二半导体管芯被配置成检测USB设备。

在详细描述中参照附图进一步详细描述了本发明的这些和其他实施例。

附图简述

图1示出根据本发明一实施例的半导体管芯封装的俯视立体图。

图2示出根据本发明一实施例的半导体管芯封装的仰视立体图。

图3示出图1所示半导体管芯封装的俯视立体图，其中示出了该封装的内部部件。

图4示出图1所示半导体管芯封装的俯视立体图，其中示出了该封装的内部部件。

图5示出该半导体管芯封装的仰视立体图，其中在腔壁与半导体管芯之间的间隙中没有填充材料。

图6示出已被放置在至少部分地由外壳材料形成的腔体内的倒装芯片的特写图。

图7示出图1中所示半导体管芯封装的俯视平面图。

图8示出图2中所示半导体管芯封装的仰视平面图。

图9-10示出该半导体管芯封装的侧视图。

图11(a)-11(f)示出在形成半导体管芯封装的过程期间形成的前体。

图12-13示出电路图。

在附图中，相同标记可指示相同元件，且不再重复对这些元件的描述。

详细描述

本发明诸实施例涉及一种设计在诸如模制外壳结构的外壳中的集成电路(或IC)管芯与引线框架结构之间的电互连的方法。在本发明的实施例中，该引线框架结构可为安装在其上的半导体管芯提供电连接和热通道。

本发明的另一实施例涉及一种用于设计模制外壳中的腔体的方法，其中该模制外壳至少装有集成电路管芯和引线框架结构。具有与其附连的焊料隆起焊盘的功率MOSFET管芯可倒装附连至限定腔体的底面。引线框架中的源和栅连接焊盘部分可通过所形成的腔体底部处的模制材料暴露。

本发明诸实施例还涉及制造半导体管芯封装的方法。此类实施例包括用于将半导体管芯附连至上述腔体的底部、并用诸如底填充材料的材料填充该管芯与形成腔体的壁之间的间隙的方法。该底填充材料使半导体管芯在该腔体内稳定。