[发明专利]在硅上形成缓冲层构造的方法以及由此形成的结构

说明书

背景技术

各种电子、光电子器件可以通过在元素硅(Si)衬底上形成驰豫的晶格常数的III-V族半导体薄膜而实现。能够获得III-V族材料的性能优点的表面层可以用于各种高性能的电子器件，例如互补金属氧化物半导体(CMOS)以及由极高迁移率材料制成的量子阱(QW)晶体管，该极高迁移率材料例如但不限于锑化铟(InSb)，砷化铟镓(InGaAs)和砷化铟(InAs)。

附图说明

在说明书以权利要求为总结来具体指出并清楚地主张何为本发明来的同时，通过结合附图来阅读发明的以下描述从而能够更容易地获悉本发明的优点，其中：

图1a-1g表示根据本发明的一个实施例的结构。

图2表示根据本发明的一个实施例的能带图。

图3表示根据本发明的一个实施例的流程图。

具体实施方式

在下述的详细说明中，参照附图，这些附图以例证的方式示出其中可以实施本发明的具体实施例。这些实施例描述得足够详细以使本领域技术人员能够实施发明。可以理解的是发明的各个实施例，尽管不同，但不必然互斥。例如，本文描述的与一个实施例有关的一个特定的特征，结构，或者特性，在不脱离发明的精神和范围的情况下可以在其他实施例中实现。另外，可以理解的是，每个公开的实施例中的个体元件的位置或排列，在不脱离发明的精神和范围的情况下可以修改。因此，以下的详细说明不具有限制意义，本发明的范围仅由所附权利要求限定，其恰当地解释为连同对权利要求所赋予的等同物的全部范围。在图中，贯穿若干视图的相同的数字对应相同或者相似的功能特征。

描述了形成微电子结构的方法以及相应的结构。这些方法可以包括在衬底上形成GaSb成核层，在GaSb成核层上形成Ga(Al)AsSb渐变缓冲层(gradedbuffer layer)，在渐变缓冲层上形成晶格匹配InAlAs底部势垒层，以及在底部势垒层上形成In_xAl_1-xAs渐变缓冲层。然后InGaAs器件层可以生长在In_xAl_1-xAs渐变缓冲层上，其中In_xAl_1-xAs渐变缓冲层用作势垒层，同时用作变组分高电子迁移率晶体管(metamorphic HEMT)应用的器件隔离层。本发明的方法能够在具有匹配的晶格、热和极性特性的硅衬底上生长III-V族材料。

晶体缺陷可以由III-V族半导体外延层和硅半导体衬底之间的晶格失配，极性与非极性失配和热失配产生。这种失配能够导致不良电特性，例如低载流子迁移率和高漏电。当外延层和衬底之间的晶格失配超过少许百分比时，失配引起的应变会变得很大，而且当这样的外延膜释放晶格失配应变时可能会产生缺陷。

许多缺陷，例如螺旋位错(threading dislocation)和孪晶(twin)，趋向于蔓延至半导体器件所处位置的“器件层”中。这些缺陷可能对在硅衬底上集成高品质InGaAs材料引起严重的问题。现有技术的形成在硅上被覆有GaAs的硅上的高品质InGaAs薄膜结构已经显示出包含大量的缺陷和位错，它们可能在约1e10cm^-2数量级。本发明的实施例能够在硅上制造低缺陷、器件级InGaAs层和InGaAs基QW结构，同时保持出色的结构特性和电特性。

例如，图1a-1g举例说明了形成微电子结构，例如砷化铟镓(InGaAs)基半导体器件的方法的实施例。在一些实施例中，为了低助率和高速III-V族化合物半导体基互补型硅上金属(metal on silicon)器件(CMOS)应用，可以形成缓冲构造用于在硅衬底上集成高电子迁移率n-沟道InGaAs器件结构。在一些实施例中，缓冲构造可以过渡(bridge)有源InGaAs沟道层和硅衬底之间的材料失配问题。

例如，附图1a举例说明了衬底100，例如硅衬底的一部分的截面图。在一个实施例中，例如，结构100可以包括衬底100，衬底100可以包括高电阻率，例如但不限于约1ohm-cm至约50kohm-cm，且可以是n型或者p型硅衬底。在各种实施例中，衬底100可以是高电阻率n型或者p型(100)偏轴取向(off-oriented)的硅衬底100，然而就这点而言本发明的范围不被限制。在一个实施例中，衬底100可以具有通过从晶锭上偏轴切割衬底100所制备的邻近面(vicinal surface)。